FPGA

为了发掘宇航市场的潜力，卫星运营商正通过提供增值服务，如超高分辨率成像、流媒体视频直播和星上人工智能，提升星上处理的能力以减少下行链路的需求。从2019年到2024年，高吞吐量载荷的市场需求预计增长12倍，带宽增加至26500 Gbps。

大学时代第一次接触FPGA至今已有10多年的时间，至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。当时由于没有接触到HDL硬件描述语言，设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的。

后来读研究生，工作陆陆续续也用过Quartus II、FoundaTIon、ISE、Libero，并且学习了verilogHDL语言，学习的过程中也慢慢体会到verilog的妙用，原来一小段语言就能完成复杂的原理图设计，而且语言的移植性可操作性比原理图设计强很多。

在学习一门技术之前我们往往从它的编程语言入手，比如学习单片机时，我们往往从汇编或者C语言入门。所以不少开始接触FPGA的开发人员，往往是从VHDL或者Verilog开始入手学习的。但我个人认为，若能先结合《数字电路基础》系统学习各种74系列逻辑电路，深刻理解逻辑功能，对于学习HDL语言大有裨益，往往会起到事半功倍的效果。

当然，任何编程语言的学习都不是一朝一夕的事，经验技巧的积累都是在点滴中完成，FPGA设计也无例外。下面就以我的切身体会，谈谈FPGA设计的经验技巧。

<strong><font color="#004a85">■ ASIC（Application Specific Integrated Circuit，专用集成电路）</font> </strong>

ASIC 是为满足顾客特定需求而设计制造、面相特定用途的集成电路的总称。面向特定用途的集成电路分为全定制IC和半定制 IC。通常所说的ASIC主要指门阵列、嵌入式阵列、标准单元 ASIC、结构化 ASIC 等。

<strong><font color="#004a85">■ ASSP（Application Specific Standard Product，专用标准产品）</font> </strong>

相对于 ASIC 这种为特定顾客定制的 LSI，ASSP 是面向某一特定领 域或应用的通用 LSI。因为不是针对某一顾客而特别定制的芯片，所以 作为通用器件（标准器件）具有可提供给不同客户的优势。

现场可编程门阵列(FPGA)的起源可以追溯到20世纪80年代，从可编程逻辑器件(PLD)演变而来。自此之后，FPGA资源、速度和效率都得到快速改善，使FPGA成为广泛的计算和处理应用的首选解决方案，特别是当产量不足以证明专用集成电路(ASIC)的开发成本合理有效时。

FPGA取得快速发展，并广泛用于大规模部署。例如，继2013年试点项目中使用FPGA成功加快Bing搜索引擎的速度之后， Microsoft® 将配备FPGA的服务器使用范围扩展到云数据中心。

<strong>FPGA电源系统要求</strong>

FPGA需要几个不同的低压供电轨，每个供电轨都有自己的电压和电流规格，以便为其内核逻辑、I/O电路、辅助逻辑、收发器和存储器供电。这些供电轨可能需要按特定的顺序开启和关闭，以避免损坏FPGA。负载点(POL)稳压器将电路板较高的输入电源电压降低为FPGA所需的多个输入电压。当功率转换效率至关重要时，开关稳压器可用作POL稳压器，而线性稳压器（例如低压差(LDO) 稳压器）则用于噪声敏感型电路，例如PLL和收发器。

昨天，据外媒报道，AMD表示，已经同意以350亿美元全股票交易收购赛灵思(Xilinx)XLNX.O，AMD预计该交易将在2021年底完成，合并后的公司市值1300亿美元左右，将拥有13,000名工程师，采取全部外包的生产策略，主要依靠台积电进行生产。这两家美国公司已经从更加灵活的策略中获益，从受到内部生产困扰的英特尔手中抢夺市场份额。

无论是设计测试和测量设备还是汽车激光雷达模拟前端（AFE），使用现代高速数据转换器的硬件设计人员都面临高频输入、输出、时钟速率和数字接口的严峻挑战。问题可能包括与您的现场可编程门阵列（FPGA）相连、确信您的首个设计通道将起作用或确定在构建系统之前如何对系统进行最佳建模。本文中将仔细研究这些挑战。

<strong>PCB布局技巧</strong>

1、滤波电容的放置要与电源接近，振荡器也是，在振荡器前端放电阻。

2、通过Design的Board Shape改变电路板大小。

3、画完电路板大小后，在Mechanical1层用10mil线画板框（部分工程师喜欢用禁止布线层即KeepOut-Layer层）P+L布线。

4、在布置PCB时，必须先要设置规则（很重要），rule中要设置Via、Clearance等。放置元件，过孔，焊盘，覆铜，放文本等都可用P+对应快捷字母。

5、覆铜(place polygon pour)之前要修改安全间距design rules(clearance 10mil左右)，并且NET网络连接到地GND,选择Pour Over All Same Net Objectc,还要去除死铜（remove dead copper）。

补充：因为FPGA下过孔比较密容易出现网络被隔断。多层板内层铺铜要注意电源层和地层，如果是正片（Signal）出现网络被隔断需手工加画6mil的线把网络连接好，如果内层是负片（Internal Plane ）出现网络被隔断可以将隔离焊盘大小改小，保证网络连接；

在本土FPGA军团中率先推出16nm FPGA以后，以创新架构杀入FPGA领域的本土FPGA黑马易灵思® 今天宣布其易构™加速平台 (RAP) 新方案的全面可用性。根据易构方案，易灵思的 Quantum™ 技术将向更广泛的产品合作模式开放。

专注于引入新品的全球电子元器件授权分销商贸泽电子 (Mouser Electronics) 宣布与Molex旗下BittWare达成全球分销协议。签署此项协议后，贸泽将开售采用英特尔®和Xilinx® FPGA技术的BittWare高端板卡级解决方案。

<p>贸泽电子 (<a href="https://www.mouser.com/">Mouser Electronics</a>) 宣布与<a href="https://www.mouser.com/manufacturer/molex/">Molex</a>旗下<a href="https://www.mouser.com/manufacturer/bittware/">BittWare</a>达成全球分销协议。签署此项协议后，贸泽将开售采用英特尔®和Xilinx® FPGA技术的BittWare高端板卡级解决方案。 </p>