MPSoC

FPGA 的功耗优化是一个系统性工程，需要从设计架构、RTL 代码、工具配置、物理实现等多个层面协同优化，同时平衡性能、面积和功耗（PPA）。

SEM技术通过目标式ECC奇偶校验位注入实现可观测的软错误模拟。该机制在配置存储器帧（CRAM Frame）内精确选择校验位进行可控翻转

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

本文主要介绍基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集与高速DA输出案例

今天为大家分享4K HDMI 高清视频方案，基于Xilinx UltraScale+ MPSoC XCZU7EV高性能平台。

在调试模式下，可以通过JTAG下载MPSoC PL的bit文件，再下载MPSoC PS的软件。

客户要求AMD MPSoC 的 PS 部分的 PCIe 能访问 PL的AXI BRAM。从Avnet 借了 UltraZed Board，得到了Vivado工程。

正常情况下， PCIe EP和Host同时启动，Host给EP提供参考时钟，双方协商后建立PCIe链路。