Synopsys为DDR5和DDR4创建了新的物理接口

--## 电子创新网图库均出自电子创新网,版权归属电子创新网,欢迎其他网站、自媒体使用,使用时请注明“图片来自电子创新网图库”,不过本图库图片仅限于网络文章使用,不得用于其他用途,否则我们保留追诉侵权的权利。 ##--

本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
cathy , 13 八月 2021

Synopsys最近为其DDR5和DDR4以及使用5纳米制造技术的下一代系统级芯片控制器创建了一个新的物理接口。这将使制造SoC的厂商能够利用5纳米节点获得对DDR5和DDR4内存的额外支持。Synopsys目前是该接口的领导者,提供高达6400MT/s的数据传输率。

Synopsys使用内部的DesignWare IP,为芯片开发商提供服务,无论是SoC、SSD控制器还是CPU,都可以将物理接口和控制器IP安装到5纳米架构中,并确保所有系统使用Synopsys提供的经过验证的IP正确处理。

DesignWare IP结构包括一个用于DDR5和DDR4内存模块的控制器,具有命令调度器、双通道支持、ECC内存(可选)、内存协议处理器和DFI 5.0物理接口。它具有64个CAM条目,用于读取和写入内存模块,以及处理低至8个时钟周期的各种延迟水平。

Synopsys DesignWare IP是利用Arm AMBA 3.0 APB接口进行编程的。该公司还利用设计和重用程序提供经过硅验证的DDR5和DDR4物理层。该应用支持高达6400MT/s的数据传输率和内存的子系统,在它的结构中允许多达四个物理等级,其物理控制器及其物理控制器支持所有JEDEC标准的DDR5和DDR4运用。

“Synopsys为DDR5和DDR4创建了新的物理接口"

稿源:cnBeta.COM

评论

精彩推荐

2026英伟达GTC大会专题

CES 2026(国际消费类电子产品展览会)专题

第四届南渡江智慧医疗与康复产业高峰论坛

第十五届松山湖中国IC创新高峰论坛

第四届滴水湖中国RISC-V产业论坛

Recent comments

没有评论。
  • 1873774516_516738
  • 2460440665_516737
  • 1457585548_516736
  • 780289498_516735
  • 2283262460_516734