跳转到主要内容
--## 电子创新网图库均出自电子创新网,版权归属电子创新网,欢迎其他网站、自媒体使用,使用时请注明“图片来自电子创新网图库”,不过本图库图片仅限于网络文章使用,不得用于其他用途,否则我们保留追诉侵权的权利。 ##--

本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
judy 提交于

1. 智多晶 XSTC_8B10B IP

XSTC_8B10B IP(XSTC:XiST Transmission Channel)是智多晶开发的一个灵活的,轻量级的高速串行通信的IP。IP在具备SerDes(单通道或多通道)高速串行收发器之间构建出接口简单,低成本,轻量化的高速率数据通信通道,其系统如图 1-1所示:

图 1-1 XSTC_8B10B 系统概图.png

图 1-1 XSTC_8B10B 系统概图

XSTC_8B10B IP自动初始化通道并维护通道的连接。XSTC通道伙伴是通信的两端,在通道间可以自由的传输数据。XSTC帧的长度是任意的,能在任意时间被打断。在有效数据间的间隙会自动插入的空闲来保持锁定和防止过度的电磁干扰。流控能用来降低传入的数据速率或通过信道发送简短的高优先级消息。

在没有数据时,空闲被发送来保持链路激活。XSTC_8B10B IP使用8B10B的编解码规则来探测单比特和多比特错误。过多的比特错误,断开连接,设备故障会导致IP断开复位并尝试重新初始化通道。

2. 典型应用场景

 XTSC_8B10B IP 能广泛使用:

  • 芯片-芯片连接:使用高速串行连接替代并行总线的连接,IP要求FPGA必须有SerDes高速串行收发器。

  • 板-板和背板连接:IP能在速率和通道宽度上灵活配置,并在高性能系统中使用。

3. XSTC_8B10B IP界面配置
可在选定的模式,然后修改可修改参数,两者配合达到对IP的配置使用。
图 2-1 IP英文配置界面.png
图 2-1 IP英文配置界面
图 2-2 IP中文配置界面.png
图 2-2 IP中文配置界面

XSTC_8B10B IP用户文档已随IP发布,可通过IP界面左下角的用户指南打开文档,内有IP详细使用说明。

文章来源:智多晶

精彩推荐

2026英伟达GTC大会专题

CES 2026(国际消费类电子产品展览会)专题

第四届南渡江智慧医疗与康复产业高峰论坛

第十五届松山湖中国IC创新高峰论坛

第四届滴水湖中国RISC-V产业论坛

Recent comments

  • 1873774516_516738
  • 2460440665_516737
  • 1457585548_516736
  • 780289498_516735
  • 2283262460_516734