随着工业上对新型自动化、消费者对无线设备、医疗和航空航天等领域对技术发展的需求日益增长，这些领域对PCB的需求也在不断升级。如果我们能紧跟需求，设计出更小且更复杂的电路板，便能实现PCB设计工具市场的增长。对于PCB设计人员而言，这意味着在设计方面所面临的新挑战比以往任何时候都多。

高速PCB的layout设计基于我们作为PCB设计人员已经掌握的技能。元器件的布局仍需要符合可制造性设计以及测试要求，而走线规划仍将采用行业公认的宽度和间距设计规则。然而，本文提出了我们都需要熟悉的一些更严格的高速电路相关要求和设计实践。我们将对其中部分进行详细说明，帮助您快速理解高速layout设计。

<center><img src="http://mouser.eetrend.com/files/2020-02/博客/100047660-90591-1.png&quot; alt=“” width="600"></center>

总的来说叠层设计主要要遵从两个规矩:

1.每个走线层都必须有一个邻近的参考层(电源或地层)。

2.邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容。

<center><img src="http://mouser.eetrend.com/files/2020-02/博客/100047494-89970-1.png&quot; alt=“” width="600"></center>

下面列出从两层板到八层板的叠层来进行示例讲解：

<strong>一、单面PCB板和双面PCB板的叠层</strong>

对于两层板来说，由于板层数量少，已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑;
单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因信号回路面积过大，不仅产生了较强的电磁辐射，而且使电路对外界干扰敏感。要改善线路的电磁兼容性，最简单的方法是减小关键信号的回路面积。

确定最佳印刷电路板布局的关键之一是了解信号返回电流的实际流动方式和方向，大多数设计人员只考虑信号电流的流向(显然是在信号迹线上)，而忽略了返回电流所经过的路径。

为了解决上述问题，我们必须了解高频电流是如何在导体中流动的。

首先，最低阻抗的返回路径是在信号迹线正下方的平面上(不管这是电源还是地平面)，因为这提供了最低的电感路径，这也产生了最小的电流环路面积可能。

其次，由于“集肤效应”，高频电流不能穿透导体，因此高频时导体中的所有电流都是表面电流。

这种影响将发生在所有频率超过30MHz的1盎司铜层，因此，PCB中的平面实际上是两个导体而不是一个导体。

在平面的上表面会有电流，在平面的下表面会有不同的电流或者根本没有电流。

当现有返回路径出现不连续时，就会出现严重的EMC问题。这些不连续性导致回流电流在更大的回路中流动，从而增加了电路板的辐射，增加了相邻线路之间的串扰，造成波形失真。

此外，在恒阻抗pcb板中，返回路径的不连续性会改变线路的特性阻抗。

<strong>下面讨论最常见的返回路径不连续。</strong>

之前跟大家分享过<a href="http://mouser.eetrend.com/blog/2020/100047349.html"&gt;“PCB层叠EMC系列”</a>知识，提到了四层板和六层板，今天我们一起看看八层半和十层板。

回顾请戳链接：<a href="http://mouser.eetrend.com/blog/2020/100047349.html">PCB层叠EMC系列知识 </a>

<strong>八层板</strong>

一个八层板可以用来增加两个走线层或通过增加两个平面来提高EMC性能。虽然我们看到了这两种情况的例子，但我想说的是8层板层叠的大多数用于提高EMC性能，而不是增加额外的走线层。

本应用笔记说明从印刷电路板(PCB)移除塑封球栅阵列的建议程序。

<strong>封装描述</strong>

PBGA是一种封装形式，其主要区别性特征是利用焊球阵列来与基板（如PCB）接触。此特性使得PBGA相对于其他引脚配置不同的封装形式（如单列、双列直插、四列型）有一个优势，那就是能够实现更高的引脚密度。PBGA封装内部的互连通过线焊或倒装芯片技术实现。包含集成电路的PBGA芯片封装在塑封材料中。

<center><img src="http://mouser.eetrend.com/files/2020-01/博客/100047201-89119-1.png&quot; alt=“图1.PBGA器件示意图” width="600"></center><center><i>图1.PBGA器件示意图</i></center>

<strong>介绍</strong>

PCB层叠是决定产品EMC性能的一个重要因素。良好的层叠可以非常有效地减少来自PCB环路的辐射(差模发射)，以及连接到板上的电缆的辐射(共模发射)。

另一方面，一个不好的层叠可以大大增加这两种机制的辐射。对于板层叠的考虑，有四个因素是很重要的：

1、层数；
2、使用的层的数量和类型(电源和/或地面)；
3、层的排列秩序或顺序；
4、层间的间隔。
通常只考虑到层数。在许多情况下，其他三个因素同样重要，第四项有时甚至不为PCB设计者所知。在决定层数时，应考虑以下几点：

1、布线的信号数量和成本；
2、频率；
3、产品是否必须符合Class A或Class B发射要求？
4 、PCB是在屏蔽机壳或非屏蔽机壳中；
5 、设计团队的EMC工程专业知识。
通常只考虑第一项。实际上，所有项目都是至关重要的，应当平等地加以考虑。如果要以最少的时间和最低的成本实现优化设计，最后一项就特别重要，不应忽视。

<strong>简介：</strong>

使用FR4敷铜板PCBA上各个器件之间的电气连接是通过其各层敷着的铜箔走线和过孔来实现的。

由于不同产品、不同模块电流大小不同，为实现各个功能，设计人员需要知道所设计的走线和过孔能否承载相应的电流，以实现产品的功能，防止过流时产品烧毁。

文中介绍设计和测试FR4敷铜板上走线和过孔的电流承载能力的方案和测试结果，其测试结果可以为设计人员在今后的设计中提供一定的借鉴，使PCB设计更合理、更符合电流要求。

<strong>1、引言</strong>

现阶段印制电路板（PCB）的主要材料是FR4的敷铜板，铜纯度不低99.8%的铜箔实现着各个元器件之间平面上的电气连接，镀通孔（即VIA）实现着相同信号铜箔之间空间上的电气连接。

但是对于如何来设计铜箔的宽度，如何来定义VIA的孔径，我们一直凭经验来设计。

为了使layout设计更合理和满足需求，对不同线径的铜箔进行了电流承载能力的测试，用测试结果作为设计的参考。