PCB

将PCB原理图传递给版图(layout)设计时需要考虑的六件事。提到的所有例子都是用Multisim设计环境开发的，不过在使用不同的EDA工具时相同的概念同样适用哦!

<center><img src="http://mouser.eetrend.com/files/2018-03/wen_zhang_/100010851-38071-dian…; alt=“” width="600"></center>

<strong>初始原理图传递</strong>

通过网表文件将原理图传递到版图环境的过程中还会传递器件信息、网表、版图信息和初始的走线宽度设置。

<strong>下面是为版图设计阶段准备的一些推荐步骤：</strong>

1.将栅格和单位设置为合适的值。为了对元器件和走线实现更加精细的布局控制，可以将器件栅格、敷铜栅格、过孔栅格和SMD栅格设计为1mil.

<strong><font color="#FF0000">作者： Mythink </font> </strong>

<strong>1、什么是噪声</strong>

日常我们说的噪声是——“除了我想听到的声音”以外的声音，就是噪声。比如我想听A君讲话，但是B和C君在旁边喋喋不休，他们两说的话是“我不想听到的声音”，那么他们两个的声音就是噪声。

而在电路中，噪声是指：“我不想得到的电压或电流波形”。

例如：我们想要的信号是1V-vpp 1KHz的正弦波。但是假设电路中同时存在10KHz的0.1Vpp的干扰的存在，而且这个干扰在某个环节“偷偷混进”了1KHz的波形中。导致最终我们看到的信号不是1V-vpp 1KHz的信号，而是1V-vpp 1KHz与0.1Vpp 10KHz波形的叠加。那么，这个0.1Vpp 10KHz的波形就是我们在电路所说的“噪声”（因为它不是我们得到的波形）。

<strong>2、数字信号线上的噪声</strong>

数字信号上的噪声，可分2种情况

<strong>四、两种差分TDR测试方法的对比</strong>

<strong>方法一：</strong>真差分测试法如图6所示：阶跃信号A和阶跃信号B是一对方向相反、幅度相等且同时发出的差分阶跃信号。

我们不但在差分TDR设备上看到差分的阶跃信号，而且当我们使用一台实时示波器来观测这对阶跃信号时可以证实这是真正的差分信号。

<strong>一、引言</strong>

为了提高传输速率和传输距离，计算机行业和通信行业越来越多的采用高速串行总线。在芯片之间、板卡之间、背板和业务板之间实现高速互联。这些高速串行总线的速率从以往USB2.0、LVDS以及FireWire1394的几百Mbps到今天的PCI-Express G1/G2、SATA G1/G2 、XAUI/2XAUI、XFI的几个Gbps乃至10Gbps。计算机以及通信行业的PCB客户对差分走线的阻抗控制要求越来越高。这使PCB生产商以及高速PCB设计人员所面临的前所未有的挑战。本文结合PCB行业公认的测试标准IPCTM-650手册，重点讨论真差分TDR测试方法的原理以及特点。

<strong>二、IPC-TM-650手册以及PCB特征阻抗测试背景</strong>

IPC-TM-650测试手册是一套非常全面的PCB行业测试规范，从PCB的机械特性、化学特性、物理特性、电气特性、环境特性等各方面给出了非常详尽的测试方法以及测试要求。其中PCB板电气特性要求在第2.5节中描述，而其中的2.5.5.7a,则全面的介绍了PCB特征阻抗测试方法和对相应的测试仪器要求，重点包括单端走线和差分走线的阻抗测试。

说起开关电源的难点问题，PCB布板问题不算很大难点，但若是要布出一个精良PCB板一定是开关电源的难点之一（PCB设计不好，可能会导致无论怎么调试参数都调试布出来的情况，这么说并非危言耸听）原因是PCB布板时考虑的因素还是很多的，如：电气性能，工艺路线，安规要求，EMC影响等等；考虑的因素之中电气是最基本的，但是EMC又是最难摸透的，很多项目的进展瓶颈就在于EMC问题；下面从二十二个方向给大家分享下PCB布板与EMC。

<strong>一、熟透电路方可从容进行PCB设计之EMI电路</strong>

<center><img src="http://mouser.eetrend.com/files/2018-03/wen_zhang_/100010765-37719-c1.j…; alt=“” width="600"></center>

<center><img src="http://mouser.eetrend.com/files/2018-03/wen_zhang_/100010750-37689-b1.j…; alt=“” width="600"></center>

<strong>开料</strong>

目的：根据工程资料MI的要求，在符合要求的大张板材上，裁切成小块生产板件．符合客户要求的小块板料．
流程：大板料→按MI要求切板→锔板→啤圆角磨边→出板

<strong>钻孔</strong>

目的：根据工程资料，在所开符合要求尺寸的板料上，相应的位置钻出所求的孔径．
流程：叠板销钉→上板→钻孔→下板→检查修理

随着电子技术的飞速发展，电子元器件的小型化、微型化、BGA、间距为0.3mm~0.5mm高密度的芯片越来越普遍，对电子焊接技术的要求也就越来越高。虽然现在有了更精密的贴片机可以代替人工焊接，但影响焊接质量的因素太多。本文将从贴片焊接的角度，介绍了几点PCB设计时需要注意的要点，根据经验，如果未按照这些要求，很有可能造成焊接质量不高，虚焊和甚至在返修PCB的时候损坏焊盘或电路板。

<strong>一、影响PCB焊接质量的因素</strong>

从PCB设计到所有元件焊接完成为一个质量很高的电路板，需要PCB设计工程师乃至焊接工艺、焊接工人的水平等诸多环节都有着严格的把控。主要有以下因素：PCB图、电路板的质量、器件的质量、器件管脚的氧化程度、锡膏的质量、锡膏的印刷质量、贴片机的程序编制的精确程度、贴片机的贴装质量、回流焊炉的温度曲线的设定等等因素。

焊接厂本身无法逾越的环节就是PCB画图的环节。由于做电路设计的人往往不焊电路板从而无法获得直接的焊接经验，不知道影响焊接的各种因素;而焊接厂的工人不懂画板，他们只管完成生产任务，没有心思、更没有能力分析造成不良焊接的原因。由于这两方面的人才各司其职，难以有机结合。

<strong>二、画PCB图时的建议</strong>

最近在做电子产品的ESD测试，从不同的产品的测试结果发现，这个ESD是一项很重要的测试：如果电路板设计的不好，当引入静电后，会引起产品的死机甚至是元器件的损坏。以前只注意到ESD会损坏元器件，没有想到，对于电子产品也要引起足够的重视。

ESD，也就是我们常说的静电释放(Electro-Static discharge)。从学习过的知识中可以知道，静电是一种自然现象，通常通过接触、摩擦、电器间感应等方式产生，其特点是长时间积聚、高电压(可以产生几千伏甚至上万伏的静电)、低电量、小电流和作用时间短的特点。对于电子产品来说，如果ESD设计没有设计好，常常造成电子电器产品运行不稳定，甚至损坏。

在做ESD放电测试时通常采用两种方法：接触放电和空气放电。接触放电就是直接对待测设备进行放电;空气放电也称为间接放电，是强磁场对邻近电流环路耦合产生。这两种测试的测试电压一般为2KV-8KV，不同地区要求不一样，因此在设计之前，先要弄清楚产品针对的市场。

以上两种情况是针对人体在接触到电子产品时，因人体带电或其他原因引起电子产品不能工作而进行的基本测试。下图是一些地区在一年中不同月份的空气湿度统计。从图中可以看出Lasvegas全年的湿度最少，该地区的电子产品要特别注意ESD的保护。

<strong>应用实例（1）：</strong>

一种简单的三段式铅酸电池充电器控制电路

<center><img src="http://mouser.eetrend.com/files/2018-01/wen_zhang_/100009972-34077-d1.j…; alt=“” width="600"></center>

一种简单的三段式铅酸电池充电器控制电路

来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放（ESD）对电子设备的干扰和破坏，需要采取多种技术手段进行防范。
、
在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。以下是一些常见的防范措施。
　　
*尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。
　　
*对于双面PCB来说，要采用紧密交织的电源和地栅格。电源线紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接。一面的栅格尺寸小于等于60mm，如果可能，栅格尺寸应小于13mm。
　　
*确保每一个电路尽可能紧凑。