PCB

有时候，在设计电路时，需要用到一个阻值比较小的功率电阻作采样电阻，用来采样大电流。很多时候我们都会采用一个大封装的功率电阻来做，例如2010，1812，功率一般0.5W。但是我们有没有想过用PCB走线来设计一个采样电阻呢？下面介绍用PCB走线设计一个0.05欧姆的方法。

先认识一下物理知识，导体的电阻率公式：R =ρL/S，其中 ρ 是特定导体的电阻率， L 是导体长度， S 是导体截面积。

由上述的导体的电阻率公式可以知道，要用PCB走线设计出0.05欧姆，必须要知道pcb导体的电阻率，走线的长度，走线的横截面积。PCB导体材料是铜，而铜的电阻铜的电阻率查表可得：1.75×10E-08, 走线的横截面积可以由走线宽度和覆铜厚度计算得到，PCB覆铜厚度有1OZ、1/2OZ、1/3OZ等。走线的宽度和长度不能马上知道，需要计算才能得出。为了计算方便，我们可以用EXCEL表格来把一些满足要求的值算出来。如下所示：

1.贴片之间的间距

贴片之间的间距既不能太大（浪费电路版面），也不能太小，避免焊锡膏印刷粘连以及焊接修复困难。

间距大小可以参考如下的规范：

■ 相同器件：≥ 0.3mm
■ 不同器件：≥ 0.13×h+0.3mm（h为周围近邻与器件最大高度差）
■ 手工焊接和贴片时，与器件之间的距离要求：≥ 1.5mm。

2、直插器件与贴片的距离

PCB上的立碑不良缺陷

由 cathy 提交于周四, 7 一月 2021 - 17:22

PCB上的立碑（tombstone）也叫曼哈顿吊桥或吊桥效应等，是一种片式（无源）元器件组装缺陷状况，其成因是零件两端的锡膏融化时间不一致，而导致片式元件两端受力不均，这种片式元件自身质量比较轻，在应力的作用下就会造成一边翘起，形象的称之为立碑。

也许纯文字描述大家不太好理解，老wu这里分享一份SMT 立碑现象发生过程的视频供大家参考。

开关电源PCB排版是开发电源产品中的一个重要过程。许多情况下，一个在纸上设计得非常完美的电源可能在初次调试时无法正常工作，原因是该电源的PCB排版存在着许多问题。

引言

为了适应电子产品飞快的更新换代节奏，产品设计工程师更倾向于选择在市场上很容易采购到的AC／DC适配器，并把多组直流电源直接安装在系统的线路板上。由于开关电源产生的电磁干扰会影响到其电子产品的正常工作，正确的电源PCB排版就变得非常重要。开关电源PCB排版与数字电路PCB排版完全不一样。在数字电路排版中，许多数字芯片可以通过PCB软件来自动排列，且芯片之间的连接线可以通过PCB软件来自动连接。用自动排版方式排出的开关电源肯定无法正常工作。所以，设计人员需要对开关电源PCB排版基本规则和开关电源工作原理有一定的了解。

1、开关电源PCB排版基本要点

1.1 电容高频滤波特性

晶振有两个比较重要的参数，频偏和温偏，单位都是PPM，通俗说，晶振的标称频率不是一直稳定的，某些环境下晶振频率会有误差，误差越大，电路稳定性越差，甚至电路无法正常工作。

所以在PCB设计时，晶振的layout显得尤其的重要，有如下几点需要注意。

✔ 两个匹配电容尽量靠近晶振摆放。

✔ 晶振由石英晶体构成，容易受外力撞击或跌落的影响，所以在布局时，最好不要放在PCB边缘，尽量靠近芯片摆放。

✔ 晶振的走线需要用GND保护好，并且远离敏感信号如RF、CLK信号以及高速信号。

✔ 在一些晶振的PCB设计中，相邻层挖空（净空）或者同一层和相邻层均净空处理，第三层需要有完整的地平面，这么做的原因是维持负载电容的恒定。

尽管现在的EDA工具很强大，但随着PCB尺寸要求越来越小，器件密度越来越高，PCB设计的难度并不小。如何实现PCB高的布通率以及缩短设计时间呢？本文介绍PCB规划、布局和布线的设计技巧和要点。

Mentor, a Siemens business 日前公布了第 28届印刷电路板 (PCB) 技术领导奖(TLA)的获胜名单。Mentor TLA创立于 1988 年，是电子设计自动化 (EDA) 领域历史最为悠久的一个竞赛评比项目。大赛设有若干奖项，旨在表彰那些采用创新方法和设计工具以解决复杂的 PCB 系统设计难题，并制造出业界领先产品的工程师和设计师。

设计者可能会设计奇数层印制电路板（PCB）。如果布线不需要额外的层，为什么还要用它呢？难道减少层不会让电路板更薄吗？如果电路板少一层，难道成本不是更低么？但是，在一些情况下，增加一层反而会降低费用。

PCB的板级去耦设计方法和实例讲解

由 cathy 提交于周三, 16 十二月 2020 - 13:57

一，什么是PCB中的板级去耦呢？

板级去耦其实就是电源平面和地平面之间形成的等效电容，这些等效电容起到了去耦的作用。主要在多层板中会用到这种设计方法，因为多层板可以构造出电源层和地层，而一层板与两层板没有电源层和地层，所以设计不了板级去耦。

二，如何设计板级去耦？

多层板pcb在设计板级去耦时，为了达到最好的板级去耦效果，一般在做叠层设计时把电源层和地层设计成相邻的层。相邻的层降低了电源､地平面的分布阻抗。从平板电容的角度来分析，由电容计算公式C=εs/(4πkd)可以，两平板之间的距离d越小，电容值越大，相当于加了一个大的电解电容，相邻的层两平面的d是最小的，所以电源层和地层设计成相邻的层，可以达到最好的去耦效果。

三，实例分析

1.设计四层板时，中间两层分别是电源板和地层