跳转到主要内容

分解PCB原理图和PCB设计之间的关键差异

cathy /

在谈到印制电路板时，新手经常将“ PCB原理图”和“ PCB设计文件”搞混，但实际上它们是指不同的事物。理解它们之间的差异是成功制造PCB的关键，因此为了让初学者更好的做到这一点，本文将分解PCB原理图和PCB设计之间的关键差异。

<strong>什么是PCB</strong>

在进入原理图和设计之间的差异之前，需要了解的是，什么是PCB？

在电子设备内部基本都有印制电路板，也称为印刷线路板。这种由贵金属制成的绿色电路板连接了设备的所有电气组件，并使其能够正常运行。没有PCB，电子设备将无法工作。

<strong> PCB原理图与PCB设计 </strong>

PCB原理图是一个简单的二维电路设计，显示了不同组件之间的功能和连接性。而PCB设计是三维布局，在保证电路正常工作后标示组件的位置。

因此，PCB原理图是设计印刷电路板的第一部分。这是一种图形表示形式，无论是书面形式还是数据形式，均使用商定的符号来描述电路连接。它还提示将要使用的组件以及它们的连接方式。

顾名思义，PCB原理图是一个计划，是一个蓝图。它说明的并不是组件将专门放置在何处。而是，该原理图列出了PCB将如何最终实现连通性，并构成了规划过程的关键部分。

干货贴：PCB射频电路四大基础特性！

cathy /

此处将从射频界面、小的期望信号、大的干扰信号、相邻频道的干扰四个方面解读射频电路四大基础特性，并给出了在PCB设计过程中需要特别注意的重要因素。

<center><img src="http://mouser.eetrend.com/files/2020-12/wen_zhang_/100059644-115325-1.p…; alt=“”></center>

<strong>射频电路仿真之射频的界面</strong>

警惕！CAF效应导致PCB漏电~

由 cathy 提交于

最近碰到一个PCB漏电的问题，起因是一款低功耗产品，本来整机uA级别的电流，常温老化使用了一段时间后发现其功耗上升，个别样机功耗甚至达到了mA级别。仔细排除了元器件问题，最终发现了一个5V电压点，在产品休眠的状态下本该为0V，然而其竟然有1.8V左右的压降！耐心地切割PCB线路，惊讶地发现PCB上的两个毫无电气连接的过孔竟然可以测试到相互间几百欧姆的阻值。查看该设计原稿，两层板，过孔间距焊盘间距>6mil，孔壁间距>18mil，这样的设计在PCB行业中实属普通的钻孔工艺。洗去油墨，排除油墨或孔表层的杂质导电问题，实测过孔间阻值依然存在！百思不得其解一段时间后，才发现原来是“CAF效应”导致的漏电问题！

<center><img src="http://mouser.eetrend.com/files/2020-12/博客/100059459-114804-1.jpg&quot; alt=“” width="600"></center>

工程师必备：硬件EMC设计规范

由 cathy 提交于

<strong>一、引言</strong>

广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接收器的敏感度，我们都知道干扰源、干扰传输途径和干扰接收器是电磁干扰的三要素，同时EMC也是围绕这些问题进行研究，而运用最为广泛的抑制方法是屏蔽、滤波和接地，用它们来切断干扰的传输途径。

本文将着重在单板的EMC设计上，介绍一些重要的EMC知识及法则。在最初电路板的设计阶段就着手考虑对电磁兼容的设计，种类包括公共阻抗耦合、串扰、高频载流导线产生的辐射和通过由互连布线和印制线形成的回路噪声等。

在高速逻辑电路里，这类问题特别脆弱，原因很多：

（1）电源与地线的阻抗随频率增加而增加，公共阻抗耦合的发生比较频繁；
（2）信号频率较高，通过寄生电容耦合到步线较有效，串扰发生更容易；
（3）信号回路尺寸与时钟频率及其谐波的波长相比拟，辐射更加显著；
（4）引起信号线路反射的阻抗不匹配问题。

<strong>二、总体概念及考虑</strong>

1. 五一五规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板。
2. 不同电源平面不能重叠。
3. 公共阻抗耦合问题。

如何为PCB层设置正确的屏蔽

cathy /

<strong>正确的屏蔽方法</strong>

在产品开发中，从成本、进度、质量和性能的角度来看，通常最好尽早在项目开发周期中仔细考虑和实施正确的设计。在项目后期实施的附加组件和其他“快速”修补程序在功能上通常不是非理想的解决方案，其质量和可靠性较差，并且比在过程中较早实施的成本更高。在项目的早期设计阶段缺乏预见性通常会导致延迟交付，并可能导致客户对产品不满意。此问题适用于任何设计，无论是模拟，数字，电气还是机械等。

与屏蔽单个IC和PCB部分区域相比，屏蔽整个PCB的成本约为10倍，屏蔽整个产品的成本为100倍。如果需要对整个房间或建筑物进行屏蔽，那么成本确实是天文数字。

“嵌套”屏蔽方法是一种可能的解决方案。嵌套方法是一种在产品设计的每个最低级别应用屏蔽的方法。例如，屏蔽首先应用于：

今天，咱们聊聊PCB布局布线技巧之去耦和层电容

cathy /

有时我们会忽略使用去耦的目的，仅仅在电路板上分散大小不同的许多电容，使较低阻抗电源连接到地。但问题依旧：需要多少电容？许多相关文献表明，必须使用大小不同的许多电容来降低功率传输系统（PDS）的阻抗，但这并不完全正确。相反，仅需选择正确大小和正确种类的电容就能降低PDS阻抗。

<strong>举个栗子</strong>

考虑设计一个10 mΩ参考层，如图1所示。如红色曲线所示，系统电路板上使用许多不同值的电容，0.001 μF、0.01 μF、0.1 μF等等。这当然可以降低500 MHz频率范围内的阻抗，但是，请看绿色曲线，同样的设计仅使用0.1 μF和10 μF电容。这证明，如果使用正确的电容，则不需要如此多的电容。这也有助于节省空间和物料（BOM）成本。

PCB的板级去耦设计方法

由 cathy 提交于

<strong>一，什么是PCB中的板级去耦呢？</strong>

板级去耦其实就是电源平面和地平面之间形成的等效电容，这些等效电容起到了去耦的作用。主要在多层板中会用到这种设计方法，因为多层板可以构造出电源层和地层，而一层板与两层板没有电源层和地层，所以设计不了板级去耦。

<strong>二，如何设计板级去耦。</strong>

多层板pcb在设计板级去耦时，为了达到最好的板级去耦效果，一般在做叠层设计时把电源层和地层设计成相邻的层。相邻的层降低了电源､地平面的分布阻抗。从平板电容的角度来分析，由电容计算公式C=εs/4πkd可以，两平板之间的距离d越小，电容值越大，相当于加了一个大的电解电容，相邻的层两平面的d是最小的，所以电源层和地层设计成相邻的层，可以达到最好的去耦效果。

<strong>三，实倒分析</strong>

1.例如设计四层板时，中间两层分别是电源板和地层

如何采用2 MHz单芯片降压-升压DC-DC转换器和LED驱动器消除PCB空间受限的困扰

winniewei /

随着电子设备尺寸不断缩小，它们的内部电路必须同步缩小。产品小型化成为各行各业的显著发展趋势，这为工程师在空间受限的设计中完成合适的解决方案带来了新的设计难题。

教你一个给PCB敷铜的好办法，进阶大师必备~

cathy /

覆铜作为PCB设计的一个重要环节，不管是国产的PCB设计软件，还是国外的一些Protel，PowerPCB都提供了智能覆铜功能，那么怎样才能敷好铜？

所谓覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。覆铜的意义在于，减小地线阻抗，提高抗干扰能力；降低压降，提高电源效率；与地线相连，还可以减小环路面积。

为了让PCB焊接时尽可能不变形，大部分PCB生产厂家也会要求PCB设计者在PCB的空旷区域填充铜皮或者网格状的地线。覆铜如果处理的不当，那将得不偿失，究竟覆铜是“利大于弊”还是“弊大于利”？

大家都知道在高频情况下，印刷电路板上布线的分布电容会起作用。当长度大于噪声频率相应波长的1/20时，就会产生天线效应，噪声就会通过布线向外发射。如果在PCB中存在不良接地的覆铜，覆铜就成了传播噪音的工具。因此，在高频电路中，千万不要认为把地线的某个地方接了地，这就是“地线”，一定要以小于λ/20的间距。在布线上打过孔，与多层板的地平面“良好接地”。如果把覆铜处理恰当了，覆铜不仅具有加大电流，还有屏蔽干扰的双重作用。

关于在开关模式电源印刷电路板上放置电感的指南

winniewei /

线圈应该放在哪里？用于电压转换的开关稳压器使用电感来临时存储能量。这些电感的尺寸通常非常大，必须在开关稳压器的印刷电路板(PCB)布局中为其安排位置。这项任务并不难，因为通过电感的电流可能会变化，但并非瞬间变化。变化只可能是连续的，通常相对缓慢。

订阅 PCB