跳转到主要内容

无线基站设备中PCB之间的射频互连设计

cathy /

本文介绍了无线通讯基站设备中PCB之间的各种射频互连设计,详细介绍了目前市场上比较普遍的从第一代到第三代PCB板对板、板到模块及共面板间的射频同轴连接器的设计、性能和应用,为无线通讯基站设备的板间互连设计提供比较详细的参考。

<center><img src="http://mouser.eetrend.com/files/2020-09/wen_zhang_/100052475-106217-1.j…; alt=“” width="600"></center>

<strong>No.1、 通讯设备中印制板间的位置关系和传统互连形式 </strong>

PCB测试点的一般要求都有哪些?

cathy 提交于

关键性元件需要在PCB上设计测试点。用于焊接表面组装元件的焊盘不允许兼作检测点,必须另外设计专用的测试焊盘,以保证焊点检测和生产调试的正常进行。用于测试的焊盘尽可能的安排于PCB的同一侧面上,即便于检测,又利于降低检测所花的费用。

<strong>1.工艺设计要求</strong>

(1) 测试点距离PCB边缘需大于5mm;

(2) 测试点不可被阻焊剂或文字油墨覆盖;

(3) 测试点最好镀焊料或选用质地较软、易贯穿、不易氧化的金属,以保证可靠接地,延长探针使用寿命。

(4) 测试点需放置在元件周围1mm以外,避免探针和元件撞击;

(5) 测试点需放置在定位孔(配合测试点用来精确定位,最佳用非金属化孔,定位孔误差应在±0.05mm内)环状周围3.2mm以外;

(6) 测试点的直径不小于0.4mm,相邻测试点的间距最好在2.54mm以上,但不要小于1.27mm;

(7) 测试面不能放置高度超过6.4mm的元器件,过高的元器件将引起在线测试夹具探针对测试点的接触不良;

(8) 测试点中心至片式元件端边的距离C与SMD高度H有如下关系:SMD高度H≤3mm,C≥2mm;SMD高度H≥3mm,C≥4mm。

规划PCB降低干扰,只需做好这些事

cathy /

抗干扰问题是现代电路设计中一个很重要的环节,它直接反映了整个系统的性能和工作的可靠性。对PCB工程师来说,抗干扰设计是大家必须要掌握的重点和难点。

<strong>PCB板中干扰的存在</strong>

在实际研究中发现,PCB板的设计主要有四方面的干扰存在:电源噪声、传输线干扰、耦合和电磁干扰(EMI)。

<strong><font color="#004a85">1、电源噪声</font> </strong>

高频电路中,电源所带有的噪声对高频信号影响尤为明显。因此,首先要求电源是低噪声的。在这里,干净的地和干净的电源同样重要。

<center><img src="http://mouser.eetrend.com/files/2020-09/wen_zhang_/100052402-105904-1.p…; alt=“”></center>

高手在民间:SD卡坏了进行封装PCB跳线来修复数据

cathy /

现在很多现代的NAND闪存设备都采用了一种新型的架构,将接口、控制器和存储芯片集成到一个普通的陶瓷层中,我们称之为一体结构封装。

直到最近,所有的存储卡,如SD、索尼的MemoryStick、MMC等,都包含了一个非常简单的“经典”结构,其中包含了独立的部分——一个控制器、一个PCB和tsop48或LGA-52包中的NAND内存芯片。在这种情况下,恢复的整个过程非常简单——我们只是解焊了内存芯片,用PC-3000 FLASH直接读取它,并与普通USB闪存驱动器做了同样的准备。

<center><img src="http://mouser.eetrend.com/files/2020-09/wen_zhang_/100052383-105794-1.p…; alt=“” width="600"></center>

但是,如果我们的存储卡或UFD设备是基于一体封装架构的,我们该怎么办呢?如何访问NAND内存芯片并从中读取数据?

电路板Layout爬电距离、电气间隙的确定

cathy /

爬电距离:沿绝缘表面测得的两个导电零部件之间或导电零部件与设备防护界面之间的最短路径。

电气间隙:在两个导电零部件之间或导电零部件与设备防护界面之间测得的最短空间距离。即在保证电气性能稳定和安全的情况下,通过空气能实现绝缘的最短距离。

一般来说,爬电距离要求的数值比电气间隙要求的数值要大,布线时须同时满足这两者的要求(即要考虑表面的距离,还要考虑空间的距离),开槽(槽宽应大于1mm)只能增加表面距离即爬电距离而不能增加电气间隙,所以当电气间隙不够时,开槽是不能解决这个问题的,开槽时要注意槽的位置、长短是否合适,以满足爬电距离的要求。

<center><img src="http://mouser.eetrend.com/files/2020-08/wen_zhang_/100051276-104690-1.j…; alt=“"></center>

关于PCB,你从未了解过的分类!

cathy /

在日常工作中,经常有网友、朋友、学员问这种问题,PCB到底能分多少类?每一类PCB有什么特性吗?等等。下面我们一起来学习PCB所分的类。

<strong>一、LED类PCB</strong>

LED照明在我们的日常生活中无处不在,越来越多的照明被LED(发光二极管)解决方案所取代,因为与传统照明灯泡相比,LED照明具有更低的功耗,更长的使用寿命和更高的能效。在PCB行业中,当我们说LED PCB(LED PCB板,LED电路板,LED PCB板,LED印刷电路板)时,它指的是用于LED照明应用的PCB(印刷电路板)。

原创深度:如何画出一块电路板--PCB

cathy /

<center><img src="http://mouser.eetrend.com/files/2020-08/wen_zhang_/100050874-103768-1.p…; alt=“图1:完成布线两层PCB图" width="600"></center><center><i>图1:完成布线两层PCB图</i></center> <center><i>图片来源:pcbbbs.com</i></center>

PCB全名为Printed Circuit Board,即印刷电路板。图1就是一块完成布线的PCB图。将相应的PCB文件发给PCB制板厂就可以制造出能装配电子元件的PCB板。

搞懂PCB信号完整性,有这9步就够了!

cathy /

<strong>信号完整性</strong>

信号完整性(Signal Integrity,SI)是指信号在信号线上的质量,即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达接收器,则可确定该电路具有较好的信号完整性。反之,当信号不能正常响应时,就出现了信号完整性问题。

随着高速器件的使用和高速数字系统设计越来越多,系统数据速率、时钟速率和电路密集度都在不断地增加。在这种设计中,系统斜率瞬变和工作频率很高,电缆、互连、印制板(PCB)和硅片将表现出与低速设计截然不同的行为,即出现信号完整性问题。
信号完整性问题能导致或者直接带来诸如信号失真,定时错误,不正确的数据,地址、控制线和系统误差等,甚至使系统崩溃,这已成为高速产品设计中非常值得注意的问题。本文首先介绍了PCB信号完整性的问题,其次阐述了PCB信号完整性的步骤,最后介绍了如何确保PCB设计信号完整性的方法。

<strong>PCB信号完整性的问题</strong>

PCB的信号完整性问题主要包括信号反射、串扰、信号延迟和时序错误。

如何实现PCB高效自动布线?

cathy /

随着PCB 尺寸要求越来越小,器件密度要求越来越高,PCB 设计的难度也越来越大。如何实现PCB 高的布通率以及缩短设计时间,在这谈谈对PCB 规划、布局和布线的设计技巧。

在开始布线之前应该对设计进行认真的分析以及对工具软件进行认真的设置,这会使设计更加符合要求。

<strong>1、确定PCB 的层数</strong>

电路板尺寸和布线层数需要在设计初期确定。布线层的数量以及层叠(STack-up)方式会直接影响到印制线的布线和阻抗。板的大小有助于确定层叠方式和印制线宽度,实现期望的设计效果。目前多层板之间的成本差别很小,在开始设计时最好采用较多的电路层并使敷铜均匀分布。

<strong>2、设计规则和限制</strong>

要顺利完成布线任务,布线工具需要在正确的规则和限制条件下工作。要对所有特殊要求的信号线进行分类,每个信号类都应该有优先级,优先级越高,规则也越严格。规则涉及印制线宽度、过孔的最大数量、平行度、信号线之间的相互影响以及层的限制, 这些规则对布线工具的性能有很大影响。认真考虑设计要求是成功布线的重要一步。

<strong>3、组件的布局</strong>

说说PCB元件布局限制

cathy /

说说布板的限制吧,我曾经犯过一个错误,如图,我把EMC的Chock放置在很下边,高度不够,整个PCB板高度不够。模具是开过的,最后只能重新画PCB板。

以后各位兄弟一定要让机构工程师检查PCB板高度,正面和反面都要注意。

<center><img src="http://mouser.eetrend.com/files/2020-07/wen_zhang_/100050567-102599-1.j…; alt=“” ></center>

1.定位孔(Tooling Hole)

周围不能走线和布置元件,一般是取一个半径的区域。

2.板边(BOARD EDGE)

所有的器件都不能超出板子(除了连接器),板边的限制和U槽相关,特别注意分离的MLCC电容,不能经受剪切应力。走线,通孔,测试点相距板边各有限制,其中走线需求最小,通孔其次,测试点要求距离最大。

3.内部通孔 (INTERNAL HOLES)

PCB