跳转到主要内容

信号完整性系列之“减小串扰的3W原则”

cathy /

本文主要介绍PCB设计中常见的“3W原则”。

<strong>什么是“3W原则”</strong>

在PCB设计时，为了减少线间串扰，经常会听说“3W原则”、“20H原则”、“五五规则”等，下面就具体来介绍一下3W原则。3W原则其实就是为了减小串扰，让走线与走线之间保持3倍线宽的间距，这就是所谓的3W规则。

<center><img src="http://mouser.eetrend.com/files/2020-12/wen_zhang_/100059521-115000-1.p…; alt=“"></center>

<strong>为什么选择“3W”</strong>

信号完整性系列之“信号完整性简介”

由 cathy 提交于

本文主要介绍信号完整性是什么，信号完整性包括哪些内容，什么时候需要注意信号完整性问题？

信号完整性是指高速产品设计中由互连线引起的所有问题。包括以下几部分：
<ul>
<li>
<p>时序</p>
</li>
<li>
<p>噪声</p>
</li>
<li>
<p>电磁干扰（EMI）</p>
</li>
</ul>

数据采样过程通常是由时钟信号的上升或者下降沿来触发的。数据必须及时的到达接收端并且在接收器件开始锁存之前稳定为一个非模糊的逻辑状态。任何数据的延迟或者波形的畸变将导致数据传输的失败。时序是高速系统的一切，信号时序取决于信号传播的物理长度引起的延迟，同时取决于抵达阀值时波形的形状。信号波形畸变的原因可能有很多的原因。主要的包括建立时间Tsu、保持时间Th、输出延时Tco、电路的线延迟Tdelay、时钟延时Tpd等。

搞懂PCB信号完整性，有这9步就够了！

cathy /

<strong>信号完整性</strong>

信号完整性（Signal Integrity，SI）是指信号在信号线上的质量，即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达接收器，则可确定该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。

随着高速器件的使用和高速数字系统设计越来越多，系统数据速率、时钟速率和电路密集度都在不断地增加。在这种设计中，系统斜率瞬变和工作频率很高，电缆、互连、印制板（PCB）和硅片将表现出与低速设计截然不同的行为，即出现信号完整性问题。
信号完整性问题能导致或者直接带来诸如信号失真，定时错误，不正确的数据，地址、控制线和系统误差等，甚至使系统崩溃，这已成为高速产品设计中非常值得注意的问题。本文首先介绍了PCB信号完整性的问题，其次阐述了PCB信号完整性的步骤，最后介绍了如何确保PCB设计信号完整性的方法。

<strong>PCB信号完整性的问题</strong>

PCB的信号完整性问题主要包括信号反射、串扰、信号延迟和时序错误。

PCB高速设计信号完整性的5个经验

cathy /

在高速PCB电路设计过程中，经常会遇到信号完整性问题，导致信号传输质量不佳甚至出错。那么如何区分高速信号和普通信号呢？

很多人觉得信号频率高的就是高速信号，实则不然。我们知道任何信号都可以由正弦信号的N次谐波来表示，而信号的最高频率或者信号带宽才是衡量信号是否是高速信号的标准。

隔离一块PCB板上的元器件有各种各样的边值（edge rates）和各种噪声差异。改善SI最直接的方式就是依据器件的边值和灵敏度，通过PCB板上元器件的物理隔离来实现。

图1是一个实例。在本例中，需要特别注意会对时钟和数据转换电路造成危害对电路，例如供电电源、数字I/O端口和高速逻辑。

反射和串扰对信号的影响到底能有多大？

由 cathy 提交于

信号完整性的定义 定义：信号完整性（Signal Integrity,简称SI）是指在信号线上的信号质量。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同 引起的。当电路中信号能以要求的时序、持续时间和电压幅度到达接收端时，该电路就有很好的信号完整性。当信号不能正常响应时，就出现了信号完整性问题。

<center><img src="http://mouser.eetrend.com/files/2020-05/博客/100049279-97414-1.jpg&quot; alt=“” width="600"></center>

信号完整性包含：

1、波形完整性（Waveform integrity）

2、时序完整性（Timing integrity）

3、电源完整性（Power integrity）

信号完整性分析的目的就是用最小的成本，最快的时间使产品达到波形完 整性、时序完整性、电源完整性的要求。

信号完整性中需要掌握的基础知识架构

由 cathy 提交于

在模拟电路时期以及模拟向数字信号过渡的初期，由于电路的信号速度并不高，这个时候信号完整性的问题并不突出。随着技术的发展，数字信号的传输速度飞速提升，此时信号完整性才从以前从属于Layout中独立成了一个单独的发展方向。

信号完整性毕竟是一个新兴的学科，在国内依然处于刚起步发展不久的一个状态，除了大型公司或者研究院之类的，很少会设立相关的专职岗位。但这并不代表信号完整性不重要，恰恰相反，信号完整性会随着科技的进步，变得愈加重要。这点相信很多硬件或是Layout工程师已经感受到了。

学习信号完整性整体而言还是相对困难的，难点主要在于相关的资料太少。不像学习Layout，可以有大量的资料参考，你遇到的问题也有无数人遇到，通过搜索引擎可以解决几乎全部的问题。但是信号完整性不一样，很多没有现成可供参考的资料，需要自己去读原厂的文档，去逐句的看软件的帮助资料，然后摸索解决问题。

这里简单的描述一下信号完整性中需要掌握的基础知识点，希望能给刚入门的小伙伴们提供一个大致的方向，或是通过这个简单的了解下信号完整性主要关注点。

<strong>传输线</strong>

传输线的定义是有信号回流的信号线，最常见的传输线也就是我们PCB板上的走线。关于传输线的分析，是基础中的基础。

干货 | 详解影响信号完整性的原因

cathy /

<strong>1、地线电阻的电压降的影响——地电平（0电平）直流引起的低电平提高</strong>

图中虚线为提高的情况。提高幅度与IC的功耗大小、IC密度、馈电方式、地线电阻（R）、馈电的地线总电流有关，ΔV<sub>地</sub>=ΔI×ΔR。

<center><img src="http://mouser.eetrend.com/files/2019-12/wen_zhang_/100046748-87392-1.pn…; alt=“” width="600"></center>

<strong>2、信号线电阻的电压降的影响</strong>

信号完整性概念汇总，拿走不谢！

cathy /

<strong>上升/下降时间（Rise/Fall Time）：</strong>

信号从低电平跳变到高电平所需要的时间，通常是量度上升/下降沿在10%~90%电压幅值之间的持续时间，记为Tr。

<strong>截止频率（Knee Frequency）：</strong>

表征数字电路中集中了大部分能量的频率范围（0.5/Tr），记为Fknee。一般认为超过这个频率的能量对数字信号的传输没有任何影响。

<strong>特征阻抗（Characteristic Impedance）：</strong>

交流信号在传输线上传播中的每一步遇到不变的瞬间阻抗称为特征阻抗，也称为浪涌阻抗，记为Z0。

可以用传输线上输入电压对输入电流的比值（U/I）来表示。

<strong>传输延迟（Propagation delay）：</strong>

指信号在传输线上的传播延迟，与线长和信号传播速度有关，记为tPD。

<strong>微带线（Micro-Strip）：</strong>

指只有一边存在参考平面的传输线。

信号完整性问题的10个基本原则

cathy /

1、提高高速产品设计效率的关键是：充分利用分析工具实现准确的性能预估，使用测量手段验证设计过程和降低风险并提高所采用设计工具的可信度。

2、将问题实质与表面现象剥离开的唯一可行途径是：采用经验法则、解析近似、数值仿真和实际测量技术手段，这是工程实践的本质要素。

3、任何一段互连，无论线长和形状，也无论信号的上升沿如何，都是一个由信号路径和返回路径构成的传输线。一个信号在沿着互连前进的每一步，都会感受到一个瞬时阻抗。如果瞬时阻抗恒为常数，比如具有均匀横截面传输线的情况，那么其信号质量将会获得奇迹般的改善。

4、把“接地”这一术语忘掉，因为它所造成的问题比用它解决的问题还要多。每一路信号都有返回路径。抓住“返回路径”，像对待信号路径一样去寻找并仔细处理返回路径，这样有助于培养解决问题的直觉能力。

5、当电压变化时，电容器上就有电流流动。对于快速变化的边沿，即使印制电路板边缘和悬空导线之间的空气隙形成的边缘线电容，都可能拥有很低的阻抗。

6、电感与围绕电流周围的磁力线匝数有本质的联系。只要电流或磁力线匝数发生改变，在导线的两端就会产生电压。这一电压是导致反射噪声、串扰、开关噪声、地弹、轨道塌陷及电磁干扰的根源之一。

订阅 信号完整性

信号完整性