噪声

<strong>摘要</strong>

在要求降低输出噪声的应用中，由于输出浪涌过大，开关转换器可能会遇到延迟启动的问题，或者可能根本无法启动。输出滤波器设计不当引起的输出浪涌电流及其影响，可以通过增加软启动时间、提高开关频率或减小输出电容来降低。本文介绍一些实用设计考虑事项，以防止输出浪涌过大引发启动问题。

<strong>简介</strong>

许多开关转换器设计是由严苛的输出噪声要求驱动的。对低输出噪声的需求促使设计人员加大输出滤波，例如在输出端使用多个电容。随着输出轨上电容的增加，过大浪涌电流可能会给启动过程造成问题，导致电感饱和或损坏功率开关。

不同于开关控制器，单片开关稳压器的功率开关在芯片内部。这对于负载点开关转换器应用而言是一种理想方法，因为它具有更小的PCB尺寸和更好的栅极驱动电路设计等优点。这意味着，为了避免损坏开关和稳压器芯片本身，过流保护是必须的。双通道、高性能DC-DC单芯片开关稳压器 ADP5070 就是一个例子，如图1所示。

Rob Reeder，ADI（美国北卡罗来纳州格林斯博罗）工业与仪器仪表部门高级系统应用工程师，负责防务和航空航天应用，发表了大量有关各种应用的转换器接口、转换器测试和模拟信号链设计的论文。

Rob曾在高速转换器产品线上担任应用工程师8年之久，他撰写的《浅谈转换器的噪声》从两个方面来谈转换器的噪声。分享在这里，共坛子里的侠士们参考、学习~

<strong>从模数转换器的角度来看，噪声系数是不是很重要？</strong>

从转换器的角度来看，噪声指数（NF）和信噪比（SNR）是可以互换的。噪声指数让您对噪声密度有很好的理解, 而信噪比是衡量有关频带内总噪声的大小。 下面 ，让我们详细的讨论下噪声指数，一些折衷做法可能会导致人们的误解，而且 低噪声指数并不总是意味着转换器有较低的前端噪声。

当我们需要了解级联信号链系统中噪声对设计的动态影响时，往往会用到噪 声指数(NF)。请记住，当源电阻增加到原来的四倍时，噪声指数将改善6 dB，但同时，随着电阻的增加，相应地也增加了进入模数转换器的热噪声。当源电阻增大, 或是加到转换器的模拟前端（变压器、放大器或其它）的输入信号达到满量程一半时, 在感兴趣的带宽内的噪声就越难于处理，从而最终恶化转换器的性能。

在很多应用中，模拟前端接收单端或差分信号，并执行所需的增益或衰减、抗混叠滤波及电平转换，之后在满量程电平下驱动 ADC 输入端。

今天，我们就深入探讨下精密数据采集信号链的噪声分析，并研究这种信号链的总噪声贡献。

如图1所示，低功耗、低噪声、全差分放大器 ADA4940-1 驱动差分输入、18位、1 MSPS PulSAR® ADC AD7982，同时低噪声精密5 V基准电压源 ADR435 用来提供 ADC 所需的5 V电源。此信号链无需额外驱动器级和基准电压缓冲器，简化了模拟信号调理，可节省电路板空间和成本。一个单极点截止频率 2.7 MHz RC (22 Ω，2.7 nF) 低通滤波器放在 ADC 驱动器输出和 ADC 输入之间，有助于限制 ADC 输入端噪声，并减少来自逐次逼近型(SAR) ADC 输入端容性 DAC 的反冲。

在很多应用中，模拟前端接收单端或差分信号，并执行所需的增益或衰减、抗混叠滤波及电平转换，之后在满量程电平下驱动ADC输入端。

今天我们探讨下精密数据采集信号链的噪声分析，并深入研究这种信号链的总噪声贡献。

如图1所示，低功耗、低噪声、全差分放大器ADA4940-1驱动差分输入、18位、1 MSPS PulSAR® ADC AD7982，同时低噪声精密5 V基准电压源ADR435用来提供ADC所需的5 V电源。此信号链无需额外驱动器级和基准电压缓冲器，简化了模拟信号调理，可节省电路板空间和成本。一个单极点截止频率2.7 MHz RC(22 Ω，2.7 nF)低通滤波器放在ADC驱动器输出和ADC输入之间，有助于限制ADC输入端噪声，并减少来自逐次逼近型(SAR) ADC输入端容性DAC的反冲。

当MEMS惯性测量单元（IMU）用作运动控制系统中的反馈传感器时，你必须了解陀螺仪的噪声情况，因为，它会在所监视的平台上造成不必要的物理运动。

根据具体情况，针对特定MEMS IMU进行早期应用目标噪声估算时需要考虑多个潜在的误差源。在此过程中需要考虑的三个常见陀螺仪特性——其固有噪声、线性振动响应和对准误差。

图 1的简单模型显示了会影响各误差源评估的几个特性：噪声源、传感器响应和滤波。此模型给出了对这些特性进行频谱分析所需的基准。

<center><img src="http://mouser.eetrend.com/files/2017-10/wen_zhang_/100008551-28656-1.pn…; alt=“1” width="600"></center><center><i>图1.陀螺仪噪声源和信号链</i></center>

本应用笔记描述如何用简单的RC网络降低可调低压差稳压器(LDO)的输出噪声。我们将提供针对多个LDO的实验数据，以展示这一简单电路技术的有效性。尽管降噪(NR)是本应用笔记的重点，但同时一些测试数据也展示了降噪对电源抑制比(PSRR)和瞬变负载响应的影响......

作者：Robert Kiely

<strong>简介</strong>

本文阐释1/f噪声是什么，以及在精密测量应用中如何降低或消除该噪声。1/f噪声无法被滤除，在精密测量应用中它可能是妨碍实现最佳性能的一个限制因素。

<strong>什么是1/f噪声？</strong>

1/f噪声是一种低频噪声，其噪声功率与频率成反比。人们不仅在电子装置中观测到1/f噪声，在音乐、生物学乃至经济学中也观察到这种噪声1。关于1/f噪声的来源仍存在很大争议，人们就此仍在开展研究2。

在图1所示ADA4622-2运算放大器的电压噪声频谱密度中，我们可以看到有两个不同的区域。图1左边是1/f噪声区，右边是宽带噪声区。1/f噪声和宽带噪声之间的交越点称为1/f转折频率。

现代蜂窝电话必须工作在许多讨厌的无用信号之中。在一个典型的移动电话中，信号幅度可能仅有0.35uv,--比邻近的噪声控制幅度低100dB以上。为将此信号放大到适于解调的电平，蜂窝电话通常采用一个中间频率（1F）单元来提供超过80dB的增益。

<span class="download"><a href="http://mouser.eetrend.com/files/2017-06/wen_zhang_/100006718-21305-a390…;

对于一个敏感的单电源供电模拟系统，如果没有有效的旁路电路来消除噪声，系统性能将大打折扣。

<!--break-->

系统设计的最后阶段会把数字功能和模拟功能组合在一起，这时，你会发现模拟电路的性能(如音频放大的效果)由于数字干扰而下降。即使采用了常规的防范措施(如模拟地与数字地的隔离、屏蔽)也不能完全避免噪声问题。这种噪声干扰可以追溯到电源耦合，有时即使采用独立的线性稳压器供电，同样也会存在电源干扰。

对于高增益音频放大器，60Hz交流电源噪声是传统设计中必需面对的问题，电源抑制比(PSRR)既是针对这一问题定义的一项规格。PSRR定义为：

<center><img src="http://mouser.eetrend.com/files/2017-06/wen_zhang_/100006648-20975-zs1…; alt=“” ></center>

<font color="#FF8000">作者：Rob Reeder ADI公司</font>

<font color="#0000C6"><strong>引言：本文介绍最常见的外部噪声源以及它们如何影响高速信号链的总动态系统性能，另外给出了一些模拟和数字小技巧，可用来改善您下一款设计的信噪比(SNR)。</font></strong>

<strong>简介</strong>
高速模拟信号链的设计可能非常具有挑战性，因为有如此多的噪声源需加以考虑。无论频率为高速(>10 MHz)或低速，转换器都应视为高速混频器，从而所有输入引脚——无论它们pin信号的类型如何(比如模拟、时钟或电源)——都能让这些pin脚的噪声引入到输出频谱。

转换器受限于工艺水平会有特定的底噪，其取决于内部节点和偏置。大部分情况下，高速ADC采用0.18 µCMOS设计，这意味着模拟电源(AVDD)为+1.8 V。这种趋势会持续扩大周边其它驱动模拟输入和时钟的支持器件极限，导致转换器产生偏压。