数据转换器

高性能、低功耗混合信号知识产权(IP)解决方案的领先提供商Omni Design Technologies宣布，MegaChips Corporation将在其新一代汽车用SoC中配置Omni Design的12位6 Gsps模数(ADC)和12位7 Gsps数模(DAC)转换器产品。

系统设计师通常侧重于为应用选择最合适的数据转换器，在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而，如果不慎重考虑时钟发生器的相位噪声和抖动性能，数据转换器动态范围和线性度性能可能受到严重的影响。

<strong>系统考虑因素</strong>

采用MIMO（多输入多输出）架构的典型LTE（长期演进）基站如图1所示，该架构由多个发射器、接收器和DPD（数字预失真）反馈路径构成。各种发射器/接收器组件（如数据转换器（ADC/DAC））和本振（LO）要求采用低抖动参考时钟以提高性能。其他基带组件也要求各种频率的时钟源。

<strong><font color="#FF0000">作者：Anton Patyuchenko</font> </strong>

Wilhelm Conrad Rötgen于1895年发现了X射线，让他获得了第一个诺贝尔物理学奖，也为医疗成像领域奠定了基础。自那以后，X射线技术已经发展成为一门广泛的科学学科，从最广泛的意义上说，它是指众多用于人体内部的无创可视化技术。

本文讨论一些主要的现代医疗成像系统，这些系统虽然运用完全不同的物理原理和处理技术，但都有一个共同点：采用模拟数据采集前端进行信号调理，并将原始成像数据转换到数字域。这个微小的前端功能模块虽然深藏于复杂机器内部，但其性能却会对整个系统的最终图像质量产生至关重要的影响。它的信号链包括一个检测元件、一个低噪声放大器(LNA)、一个滤波器和一个模数转换器(ADC)，而后者为本文讨论的主题。

在医疗成像领域的电子设计中，数据转换器的动态范围、分辨率、精度、线性度和噪声要求带来了最严苛的挑战。本文讨论在不同成像模式环境中的这些设计挑战，并概述了能够实现最佳工作性能的高级数据转换器和集成解决方案。

<strong>数字射线照相</strong>

为了满足智能手机功能日益提高的数据需求，现代数字移动通信系统的基础设施必须持续发展以支持更宽的带宽和更快的数据转换。为实现高速的数据速率，数字转换器中的数字中频处理、包括DDC (数字下变频器)和DUC(数字上变频器)是其中主要的功能模块。这些数字功能可在DSP和FPGA中实现，某些大公司也会构建自己的数字中频处理ASIC。ADI公司正在将越来越多的此类数字中频处理模块集成到高速转换器IC中，从而大幅减轻设计工作，节省系统成本和功耗。本文探讨ADI公司IF和RF转换器中的集成DDC和DUC通道，并说明它们在实际应用中如何工作。

高速转换器是现代无线基站系统的关健功能之一。越来越多的此类转换器集成了复杂的数字信号处理模块，以便简化系统设计中的FPGA工作。转换器中的数字信号处理模块对系统设计非常有益，但这些益处尚未得到很多工程师的全面了解。希望本文能给数据转换器中的DDC和DUC功能做一个清楚的说明，使系统设计人员能充分利用ADI转换器给收发器架构带来的好处。注意：本文将聚焦于ADC和DAC中的数字处理模块；因此，某些描述中将发射机和接收机模块加以合并。请忽略可能引起混淆的信号流向。

在现代数字移动通信系统中，发射和接收路径(包括下面描述中的反馈接收路径)可根据信号特性分为三个主要电路级：射频级、模拟中频级和数字中频级。

为实现高速的数据速率，数字转换器中的数字中频处理——DDC (数字下变频器)和DUC(数字上变频器)是其中主要的功能模块。本文要讲述的是“IF和RF转换器中的集成DDC和DUC通道在实际应用中如何工作的”。

在现代数字移动通信系统中，发射和接收路径(包括下面描述中的反馈接收路径)可根据信号特性分为三个主要电路级：射频级、模拟中频级和数字中频级。

<center><img src="http://mouser.eetrend.com/files/2017-10/wen_zhang_/100008420-28162-d1.j…; alt=“” width="600"></center><center><i>图1. 发射机或接收机的典型框图</i></center>

<strong>摘要</strong>

在各种应用中（从通信基础设施到仪器仪表），对系统带宽和分辨率的更高要求促进了将多个数据转换器以阵列形式连接的需求。设计人员必须找到低噪声、高精度解决方案，才能为使用普通JESD204B串行数据转换器接口的大型数据转换器阵列提供时钟和同步。

时钟生成器件包含抖动衰减功能、内部VCO以及各种输出和很多同步管理功能，现已问世，它能解决这个系统问题。然而，在很多实际应用中，数据转换器阵列所需的大量时钟已经超出了单个IC元件所能提供的极限。设计人
员经常试图连接多个时钟生成和时钟分配元件，从而创建丰富的时钟树。

本文提供一个关于如何构建灵活可编程时钟扩展网络的真实案例，它不仅具有出色的相位噪声/抖动性能，还可将所需的同步信息从时钟树的第一个器件传递至最后一个器件，同时提供确定性控制。

<font color="#FF8000">作者：David Robertson，产品线总监；Gabriele Manganaro，工程总监，ADI公司</font>

不断丰富的高速和极高速ADC以及数字处理产品正使过采样成为宽带和射频系统的实用架构方法。半导体技术进步为提升速度以及降低成本做出了诸多贡献(比如价格、功耗和电路板面积)，可让系统设计人员使用宽带转换器探索转换与处理信号的各种方式。这些技术改变了我们对信号处理的认识，以及我们选择产品的方式。

本文说明如何观察噪声频谱密度(NSD)及其在目标频段内分布能够有助于指导系统设计人员选择最合适的转换器。

<strong>处理增益：我的目标频段内有多少噪声？</strong>
考虑图1中的简化情况。我们的ADC时钟为75 MHz，并在输出数据上运行FFT，因此我们看到的频谱为从直流到37.5 MHz。我们的“目标信号”是唯一的大信号，且碰巧位于2 MHz附近。指定数据转换器的信噪比(SNR)后，它将指示与其他所有频率仓中的总噪声功率相比的满量程信号功率。对于白噪声(大部分情况下包含量化噪声和热噪声)而言，噪声均匀分布在转换器的奈奎斯特频段内；本例中为直流至37.5 MHz。