如何突破AI存储墙？深度解析ONFI 6.0高速接口与Chiplet解耦架构
在大模型训练与推理场景中，算力演进速度远超存储带宽，计算与存储之间的性能鸿沟（存储墙）已成为限制系统能效的关键瓶颈。
Chiplet
Chiplet是一种新兴的半导体集成技术，它是一种将不同功能或组件集成到单个芯片上的方法。相对于传统的单一芯片集成，Chiplet采用了模块化的方法，将不同功能的芯片模块（称为Chiplet）分别制造，然后将它们组合在一个封装中，以构建高度集成的系统芯片。
创新协作，合见工软与北京芯力共筑芯粒技术产业新生态
2025年11月17日——中国数字EDA/IP龙头企业上海合见工业软件集团有限公司（简称“合见工软”）与北京芯力技术创新中心有限公司共同宣布，双方正式达成战略合作，共同推进先进封装芯粒（Chiplet）技术的生态建设与产业落地。
国产先进封装的协同进程，究竟走到了哪一步？
当AI算力浪潮席卷全球，芯片设计的边界正延伸至封装层面。政策层面频频强调要加快关键工艺、装备与工业软件的协同创新，推动核心环节自主可控。
微电子所在芯粒集成电迁移EDA工具研究方向取得重要进展
随着高性能人工智能算法的快速发展，芯粒（Chiplet）集成系统凭借其满足海量数据传输需求的能力，已成为极具前景的技术方案。该技术能够提供高速互连和大带宽，减少跨封装互连，具备低成本、高性能等显著优势，获得广泛青睐。
Cadence 率先推出业内首款 LPDDR6/5X 14.4Gbps 内存 IP，为新一代 AI 基础架构助力
集成的子系统，已针对包括小芯片（chiplet）在内的客户应用进行优化
3DIC验证设计创新：Chiplet大规模互连LVS/DRC工具一站式签核！
硅芯科技自研3Sheng Integration Platform，实现三维堆叠芯片的系统级规划、物理实现与分析、可测性与可靠性设计等，集成“系统-测试-综合-仿真-验证”五引擎合一，具有统一数据底座，支持三维异构集成系统的敏捷开发与可定制化的协同设计优化，并在多个功能和性能上具有独创性。
直播预约 | AIGC时代：探索Chiplet互联趋势与Die-to-Die接口技术
为了让大家了解Chiplet互联趋势与Die-to-Die接口技术，11月5日晚19点，我们特别邀请到奇异摩尔高级设计经理王彧博士做客贸泽电子芯英雄联盟直播间，与大家展开深入讨论，欢迎预约围观！
智原推出先进封装合作平台 支持多源小芯片封装整合
ASIC设计服务和IP解决方案的头部厂商智原科技（Faraday Technology Corporation，TWSE：3035）宣布推出先进封装合作服务平台以整合垂直分工的小型芯片（Chiplet）。
延续摩尔定律，北极雄芯与通格微在玻璃基Chiplet芯片封装领域达成战略合作
近日，北极雄芯与沃格光电集团旗下子公司湖北通格微电路科技有限公司（TGV Circuits Co., Ltd）达成战略合作协议。
【原创】芯和代文亮：左手人工智能，右手HPC，中间需要Chiplet来拉通！
7月12日，第十六届集成电路封测产业链创新发展论坛及第二届集成电路产才融合发展大会在苏州召开，在同期召开的芯片设计与先进封装技术专题论坛上，与会专家就先进封装技术发展和趋势进行了研讨。