Teledyne e2v:通过杂散抑制IP,立即将宽带ADC的动态性能提高约10 dBFS judy / 周一, 20 六月 2022 - 09:47 DX4 - 与Xilinx Kintex® Ultrascale FPGA兼容的后处理算法可在宽带应用中提供高达10 dBFS的SFDR动态杂散抑制和接近1个有效位的额外分辨率。 阅读更多 关于 Teledyne e2v:通过杂散抑制IP,立即将宽带ADC的动态性能提高约10 dBFS登录或注册以发表评论
开始学习EV12AQ600 ADC和Xilinx FPGA的ESIstream串行接口 judy / 周二, 14 六月 2022 - 17:34 您将学习如何简单地下载并创建Vivado工程,实现ADC EV12AQ600/605的串行接口,并缩短您的开发时间。 阅读更多 关于 开始学习EV12AQ600 ADC和Xilinx FPGA的ESIstream串行接口登录或注册以发表评论
开始学习EV12AQ600 ADC和Xilinx FPGA的ESIstream串行接口 judy / 周三, 1 六月 2022 - 16:56 本视频带您学习如何简单地下载并创建Vivado工程,实现ADC EV12AQ600/605的串行接口,并缩短您的开发时间。 阅读更多 关于 开始学习EV12AQ600 ADC和Xilinx FPGA的ESIstream串行接口登录或注册以发表评论
Teledyne e2v宣布推出经太空认证的EV12AQ600 winniewei / 周五, 25 三月 2022 - 16:32 Teledyne e2v半导体公司将EV12AQ600 ADC添加到其经MIL-PRF-38535 Y级太空应用认证的高性能数据转换器产品组合中 阅读更多 关于 Teledyne e2v宣布推出经太空认证的EV12AQ600登录或注册以发表评论
简化超高速数字系统中确定性延迟的设计 judy / 周二, 6 七月 2021 - 11:19 实现确定性延迟是当今许多系统设计中讨论的主题。过去,人们一直在努力提高数据传输速度和带宽。如今的应用则越来越重视确定性——即要求数据包在精确的、可重复的时间点传送。本文将在设备的层面讨论确定性这一主题,以及如何设计超高速数据转换和信号处理系统以保证确定性延迟。 阅读更多 关于 简化超高速数字系统中确定性延迟的设计登录或注册以发表评论
Teledyne e2v率先推出完全符合太空应用标准的四通道ADC winniewei / 周一, 21 六月 2021 - 09:28 Teledyne e2v凭借能够提供极高可靠性的混合信号技术,继续应对最具挑战性的应用场景。该公司的EV12AQ600刚获认可为业界首个具备太空部署资格的4通道模数转换器(ADC)。 阅读更多 关于 Teledyne e2v率先推出完全符合太空应用标准的四通道ADC登录或注册以发表评论