FPGA开发

春节不仅是辞旧迎新的节点，也是信息汇聚、思想碰撞的时刻。在这个假期里，关于AI与FPGA的讨论不绝于耳，有些想法，想借此机会与一直关注我们的朋友们分享。

您是否在 FPGA 开发中正面临系统搭建繁琐、重复性工作耗时、跨项目复用困难等挑战？

FPGA开发的四大基本原则是什么？

由 judy 提交于周五, 31 十月 2025 - 09:36

从软件编程转向FPGA设计，最大的挑战并非语法学习，而是思维模式的根本转变。这里分享下FPGA开发的四大基本原则。

由 judy 提交于周一, 27 十月 2025 - 16:12

FPGA 的传统开发流程，通常被称为 “RTL 到比特流” 的设计流程，是 FPGA 开发中最基础、最核心的步骤。整个流程可以分为以下几个主要阶段

由 judy 提交于周五, 12 七月 2024 - 09:05

FPGA开发中，Verilog的数值表示方式需要理解透彻，今天详细介绍一下Verilog中的数值表示方法。

由 judy 提交于周五, 29 三月 2024 - 10:03

本文将详细介绍Vivado软件的使用方法，帮助初学者快速掌握AMD FPGA开发

由 judy 提交于周日, 8 十月 2023 - 09:43

本文将介绍vivado中仿真功能的使用

由 judy 提交于周三, 14 十二月 2022 - 17:26

为什么要修改IP核内的源码，说如何之前，先说为什么。

Xilinx Vivado中提供了AXI FIFO和AXI virtual FIFO类似IP，这篇文章主要通过实例来讲解这两个IP的使用方法。

由 francis zhang 提交于周四, 27 十月 2022 - 09:42

说到 FPGA ，不得不提的是存储器，当我们做相关项目时，经常会遇到存储数据的问题