Vitis 库流程:视觉 L1 重映射函数 Zynq baremetal 设计实例 judy / 周五, 7 七月 2023 - 17:31 本文展示了在AMD Zynq设计中,如何用 Vitis Vision Library中的函数导出一个 IP 阅读更多 关于 Vitis 库流程:视觉 L1 重映射函数 Zynq baremetal 设计实例登录或注册以发表评论
ZYNQ 读写SD卡——FPGA Vitis篇 由 judy 提交于 周二, 27 六月 2023 - 09:31 本实验介绍如何使用Xilinx ZYNQ芯片在SD卡上读写文件 阅读更多 关于 ZYNQ 读写SD卡——FPGA Vitis篇登录或注册以发表评论
ZYNQ HDMI输出实验——FPGA Vitis篇 由 judy 提交于 周二, 30 五月 2023 - 10:09 本实验使用FPGA通过HDMI接口输出彩条、色带、方块等图像。 阅读更多 关于 ZYNQ HDMI输出实验——FPGA Vitis篇登录或注册以发表评论
ZYNQ 程序固化到QSPI FLASH实验 由 judy 提交于 周一, 29 五月 2023 - 10:08 本实验教程主要指导大家如何将程序固化到QSPI FLASH中,并让ZYNQ芯片上电启动自动加载QSPI中的程序 阅读更多 关于 ZYNQ 程序固化到QSPI FLASH实验登录或注册以发表评论
自定义AXI IP核实验——FPGA Vitis篇 由 judy 提交于 周五, 26 五月 2023 - 14:37 本实验将为大家介绍如何在Vivado中构建 AXI总线类型的IP核 阅读更多 关于 自定义AXI IP核实验——FPGA Vitis篇登录或注册以发表评论
ZYNQ AXI GPIO中断实验——FPGA Vitis篇 由 judy 提交于 周四, 25 五月 2023 - 09:44 使用ZYNQ最大的疑问就是如何把PS和PL结合起来使用。本实验使用两个AXI GPIO的IP核 阅读更多 关于 ZYNQ AXI GPIO中断实验——FPGA Vitis篇登录或注册以发表评论
ZYNQ 定时器中断实验——FPGA Vitis篇 由 judy 提交于 周二, 23 五月 2023 - 09:23 本实验介绍如何使用ZYNQ芯片PS端的定时器资源 阅读更多 关于 ZYNQ 定时器中断实验——FPGA Vitis篇登录或注册以发表评论
ZYNQ 串口打印输出——FPGA Vitis篇 由 judy 提交于 周一, 22 五月 2023 - 10:50 本实验主要介绍使用PS端来完成ZYNQ串口打印输出的功能 阅读更多 关于 ZYNQ 串口打印输出——FPGA Vitis篇登录或注册以发表评论
GD(兆易创新)系列FLASH进行FPGA和ZYNQ配置固化相关操作 由 judy 提交于 周五, 28 四月 2023 - 09:35 本文主要针对使用GD(兆易创新)系列的FLASH做启动配置片时,遇到的相关问题进行简单整理复盘 阅读更多 关于 GD(兆易创新)系列FLASH进行FPGA和ZYNQ配置固化相关操作登录或注册以发表评论
Zynq 及 Vitis HLS 助力面向声音合成和声学控制的低时延技术 judy / 周三, 19 四月 2023 - 15:55 从音频输入到输出,现有的实时数字音频系统很难实现低于 1ms 的时延 阅读更多 关于 Zynq 及 Vitis HLS 助力面向声音合成和声学控制的低时延技术登录或注册以发表评论