PCB设计

西门子收购 DownStream Technologies，扩展 PCB 设计到制造流程

由 winniewei 提交于周五, 11 四月 2025 - 11:22

此次收购进一步扩展西门子面向中小型企业 (SMB) 的 PCB 设计解决方案，实现从设计到制造准备阶段的广泛支持

Cadence 推出 Allegro X AI，旨在加速 PCB 设计流程，可将周转时间缩短 10 倍以上

由 winniewei 提交于周一, 10 四月 2023 - 11:39

Allegro X AI 可自动执行 PCB 布局设计和小至中型 PCB 布线设计，将物理布局布线和分析用时从数天缩短至几分钟

用实例解读高速PCB设计中的20H规则

由 cathy 提交于周四, 11 三月 2021 - 10:32

在设计高速PCB板时，由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。

PCB原理图与PCB设计文件的那些区别，你都知道吗？

由 cathy 提交于周五, 26 二月 2021 - 15:31

谈到印制电路板时，新手经常将“ PCB原理图”和“ PCB设计文件”搞混，但实际上它们是指不同的事物。

PCB设计故障的三大原因，你猜到了吗？

由 cathy 提交于周四, 25 二月 2021 - 16:56

作为工程师我们想到了系统可能发生故障的所有方式，并且一旦发生故障，我们已经准备好对其进行修复。避免故障在PCB设计中更为重要。更换在现场损坏的电路板可能会很昂贵，而且客户的不满意通常会更加昂贵。这就是在设计过程中牢记PCB板损坏的三个主要原因的重要原因：制造缺陷，环境因素和设计不足。尽管其中一些因素可能无法控制，但在设计阶段可以缓解许多因素。

PCB设计对开槽的处理需要遵循的几点

由 cathy 提交于周一, 22 二月 2021 - 15:22

当PCB板上存在多种不同的电源或地的时候，一般不可能为每一种电源网络和地网络分配一个完整的平面，常用的做法是在一个或多个平面上进行电源分割或地分割。

根据经验总结的PCB设计完成后需要检查的内容

由 cathy 提交于周五, 5 二月 2021 - 13:39

1. 检查高频、高速、时钟及其他脆弱信号线，是否回路面积最小、是否远离干扰源、是否有多余的过孔和绕线、是否有垮地层分割区

2. 检查晶体、变压器、光藕、电源模块下面是否有信号线穿过，应尽量避免在其下穿线，特别是晶体下面应尽量铺设接地的铜皮。

3. 检查定位孔、定位件是否与结构图一致， ICT定位孔、 SMT定位光标是否加上并符合工艺要求。

4. 检查器件的序号是否按从左至右的原则归宿无误的摆放规则，并且无丝印覆盖焊盘；检查丝印的版本号是否符合版本升级规范，并标识出。

5. 报告布线完成情况是否百分之百；是否有线头；是否有孤立的铜皮。

6. 检查电源、地的分割正确；单点共地已作处理；

PCB设计十大误区-绕不完的等长（五）

由 cathy 提交于周五, 29 一月 2021 - 11:45

作者：吴均一博科技高速先生团队队长

1、串行总线来了

绕线话题从开篇到结尾，花了好几个月哈，老是出差，没有时间静下来写东西。不过或许出差也只是借口，而是因为时序绕线这个话题实在是有点难写好吧。不管怎么说，挖下的坑是一定要埋上的，今天就是绕不完的等长的最后一篇，串行总线来了。

上一篇文章发出来之后，不少网友回复说，DDR3的同组数据并不需要做到5mil等长这么严格呀。看到这样的回复，高速先生们都是热泪盈眶：“同志，见到你真好……”。说实话，写这个系列文章还是有点私心的，希望以后不会再收到客户提出的+/-1mil，+/-0.5mil等长这样的要求，我们已经是很满足了。+/-5mil或者+/-10mil，这已经不是个事了，咬咬牙，加点班，这个等长我们就忍了。

到了串行总线，貌似速率更高了，大家对等长的要求也更严格了。那么串行总线到底是什么鬼？