集成电路

<strong>1. RF无线射频电路设计中的常见问题</strong>

射频(RF) PCB设计，在目前公开出版的理论上具有很多不确定性，常被形容为一种“黑色艺术”。通常情况下，对于微波以下频段的电路( 包括低频和低频数字电路) ，在全面掌握各类设计原则前提下的仔细规划是一次性成功设计的保证。对于微波以上频段和高频的PC类数字电路，则需要2~3个版本的PCB方能保证电路品质。而对于微波以上频段的RF电路，则往往需要更多版本的PCB设计并不断完善，而且是在具备相当经验的前提下。由此可知RF电设计上的困难。

<strong>数字电路模块和模拟电路模块之间的干扰</strong>

CMOS和TTL集成门电路在实际使用时经常遇到这样一个问题，即输入端有多余的，如何正确处理这些多余的输入端才能使电路正常而稳定的工作？

<strong>一、CMOS门电路</strong>

CMOS 门电路一般是由MOS管构成，由于MOS管的栅极和其它各极间有绝缘层相隔，在直流状态下，栅极无电流，所以静态时栅极不取电流，输入电平与外接电阻无关。由于MOS管在电路中是一压控元件，基于这一特点，输入端信号易受外界干扰，所以在使用CMOS门电路时输入端特别注意不能悬空。在使用时应采用以下方法：

1、与门和与非门电路：由于与门电路的逻辑功能是输入信号只要有低电平，输出信号就为低电平，只有全部为高电平时，输出端才为高电平。而与非门电路的逻辑功能是输入信号只要有低电平，输出信号就是高电平，只有当输入信号全部为高电平时，输出信号才是低电平。所以某输入端输入电平为高电平时，对电路的逻辑功能并无影响，即其它使用的输入端与输出端之间仍具有与或者与非逻辑功能。这样对于CMOS与门、与非门电路的多余输入端就应采用高电平，即可通过限流电阻（500Ω）接电源。

随着集成电路规模的越来越大，如今的大规模芯片都集成了很多功能模块，但是在实际的电路设计中我们又不可能把芯片所有的功能模块(或者说接口)全部用上，因此总会有或多或少的管脚会“用不上”，那这些未用的管脚一般怎么处理呢?

<center><img src="http://mouser.eetrend.com/files/2018-04/wen_zhang_/100011214-39603-c1.j…; alt=“” width="600"></center>

对于未用管脚的处理，笔者是分三步走：

<strong>第一步：管脚分类</strong>

很多人一听到分类就开始头痛了，管脚的类型有那么多，接口的电平也不尽相同，怎么分类?

其实这里的分类只有简单的一个依据，即管脚是属于输入还是输出(Input or Output?)

<strong>本文将要解决的两个问题</strong>

●如何依据 IEC 61000-4-2、IEC 61000-4-4 和 IEC 61000-4-5 标准的规定，对集成电路模拟输入和输出进行高压瞬变保护；

●如何设计系统输入输出保护电路。

<strong>EMC 标准</strong>

IEC 61000 是有关 EMC 鲁棒性的系统级标准。该标准中涉及高压瞬变的三个部分为IEC 61000-4-2、IEC 61000-4-4 和 IEC 61000-4-5。这些是针对静电放电(ESD)、电快速瞬变(EFT)和浪涌的系统级标准。这些标准定义了在施加这些瞬变影响的情况下用于评估电子电气设备抗扰度的波形、测试方法和测试级别。

IEC 61000-4-2 测试的主要目的是确定系统在运行过程中对系统外部的ESD事件的免疫能力——例如，如果系统输入/输出接触到带电人体、电缆、工具时。IEC 61000-4-2规定要使用两种耦合方法测试：接触放电和气隙放电。

<strong>集成电路的代换</strong>

集成电路的内部基本上全是半导体，它是将数以万计的晶体管集中制成一个体积很小的器件。正因为如此，有很多集成电路是可以互相代换的，只要它们的引脚功能相同、工作电压一致，各引脚的电压也一样，一般就可以互换使用(对于MCU和存储器，还要求内部程序相同)。这一特点对于某些在市场上买不到或售价过高的集成电路的更换是非常有用的。另外，集成电路的质量是有产地之别的，进口产品质量最好，合资产品次之，国产产品较差，所以它们的价格也是相差悬殊的。区分国产集成电路并不是很难，型号前缀为“CD”的是国产产品。

<center><img src="http://mouser.eetrend.com/files/2017-11/wen_zhang_/100009080-30504-dian…; alt=“” width="500"></center>

在电路检修时，经常需要从印刷电路板上拆卸集成电路, 由于集成电路引脚多又密集，拆卸起来很困难，有时还会损害集成电路及电路板。这里总结了几种行之有效的集成电路拆卸方法，供大家参考。

<strong>吸锡器吸锡拆卸法</strong>

使用吸锡器拆卸集成块，这是一种常用的专业方法，使用工具为普通吸、焊两用电烙铁，功率在35W以上。拆卸集成块时，只要将加热后的两用电烙铁头放在要拆卸的集成块引脚上，待焊点锡融化后被吸入细锡器内，全部引脚的焊锡吸完后集成块即可拿掉。

<strong>医用空心针头拆卸法</strong>

取医用8至12号空心针头几个。使用时针头的内经正好套住集成块引脚为宜。拆卸时用烙铁将引脚焊锡溶化，及时用针头套住引脚，然后拿开烙铁并旋转针头，等焊锡凝固后拔出针头。这样该引脚就和印制板完全分开。所有引脚如此做一遍后，集成块就可轻易被拿掉。

高可靠性系统设计包括使用容错设计方法和选择适合的组件，以满足预期环境条件并符合标准要求。

本文专门探讨实现高可靠性电源的半导体解决方案，这类电源提供冗余、电路保护和远程系统管理。本文将突出显示，半导体技术的改进和新的安全功能怎样简化了设计，并提高了组件的可靠性。

<strong>高可靠性电源系统的要求</strong>

在理想的世界里，高可靠性系统应该设计为能够避免单点失效，有办法在保持运行 (但也许是在降低的性能水平上) 的情况下隔离故障。高可靠性系统还应该能够抑制故障，避免故障传播给下游或上游电子组件。

内置冗余是一种解决方案，这可以采用并联电路以主动分担负载或者在故障发生之前以备用模式等待。在每一种内置冗余方式中，实现故障检测和管理都需要额外的电路开销，这提高了总的复杂性和成本。有些系统还建立了不同的并联电路，以增加多样性，避免产生相同故障机制这种风险，某些飞行控制系统就是这么做的。

提高系统复杂性给电源性能造成了更大负担，因此高转换效率和良好的热量管理变得至关重要了，因为结温每上升 10°C，IC 寿命大约减少一半。正如我们将看到的那样，现在新功能丰富的电源 IC 和专用电源管理功能增强了对 IC 本身及其周围系统的保护。

<strong>一段 ：</strong>你刚开始进入这行，对PMOS/NMOS/BJT什么的只不过有个大概的了解，各种器件的特性你也不太清楚，具体设计成什么样的电路你也没什么主意，你的电路图主要看国内杂志上的文章，或者按照教科书上现成的电路，你总觉得他们说得都有道理。你做的电路主要是小规模的模块，做点差分运放，或者带隙基准的仿真什么的你就计算着发文章，生怕到时候论文凑不够。总的来说，基本上看见运放还是发怵。你觉得spice是一个非常难以使用而且古怪的东西。

<strong>二段 ：</strong>你开始知道什么叫电路设计，天天捧着本教科书在草稿纸上狂算一气。你也经常开始提起一些技术参数，Vdsat、lamda、early voltage、GWB、ft之类的。总觉得有时候电路和手算得差不多，有时候又觉得差别挺大。你也开始关心电压，温度和工艺的变化。例如低电压、低功耗系统什么的。或者是超高速高精度的什么东东，时不时也来上两句。你设计电路时开始计划着要去tape out，虽然tape out看起来还是挺遥远的。这个阶段中，你觉得spice很强大，但经常会因为AC仿真结果不对而大伤脑筋。

如何准确判断电路中集成电路IC的是否工作，是好是坏是修理电视、音响、录像设备的一个重要内容，判断不准，往往花大力气换上新集成电路而故障依然存在，所以要对集成电路作出正确判断。

1、首先要掌握该电路中IC的用途、内部结构原理、主要电特性等，必要时还要分析内部电原理图。除了这些，如果再有各引脚对地直流电压、波形、对地正反向直流电阻值，那么，对检查前判断提供了更有利条件;

2、然后按故障现象判断其部位，再按部位查找故障元件。有时需要多种判断方法去证明该器件是否确属损坏。

3、一般对电路中IC的检查判断方法有两种：一是不在线判断，即电路中IC未焊入印刷电路板的判断。这种方法在没有专用仪器设备的情况下，要确定该电路中IC的质量好坏是很困难的，一般情况下可用直流电阻法测量各引脚对应于接地脚间的正反向电阻值，并和完好集成电路进行比较，也可以采用替换法把可疑的集成电路插到正常设备同型号集成电路的位置上来确定其好坏。当然有条件可利用集成电路测试仪对主要参数进行定量检验，这样使用就更有保证。

还有在线检查判断，即集成电路连接在印刷电路板上的判断方法。在线判断是检修集成电路在电视、音响、录像设备中最实用的方法。以下分几种情况进行阐述：

<p>随着射频集成电路(RFIC)中集成的元件不断增多，噪声耦合源也日益增多，使电源管理变得越来越重要。本文将描述电源噪声可能对RFIC 性能造成的影响。虽然本文的例子是集成锁相环(PLL)和电压控制振荡器(VCO)的 <a target="_blank" href="http://www.analog.com/cn/products/rf-microwave/iq-modulators-demodulato…; 正交解调器，但所得结果也适用于其他高性能RFIC。</p>
<p>电源噪声会在解调器中形成混频积，因而可能导致线性度下降，并对PLL/VCO 中的相位噪声性能造成不利影响。本文将详细描述电源评估方案，同时提供采用低压差调节器(LDO)和开关调节器的推荐电源设计。</p>