HLS

在本次网络研讨会中，我们将深入探索 Vitis™ Unified IDE的新特性，并展示过滤器和加密模块的实际应用示例。

在HLS中插入HDL代码

由 judy 提交于周一, 15 七月 2024 - 10:01

本文介绍一种在HLS中插入HDL代码的方式，结合两者的优势为FPGA开发打造一把“利剑”。

由 wyh102 提交于周四, 4 一月 2024 - 16:52

HLS代码编写好之后，需要手动进行build编译

由 matt z 提交于周四, 28 十二月 2023 - 09:03

本文介绍了一些directive，仅供参考。

演示如何利用优化指令和 HLS 分析功能来高效驾驭各种 AMD 自适应 SoC 及 FPGA 产品的快速解决方案

由 judy 提交于周一, 20 十一月 2023 - 15:10

UART 是一种旧的串行通信机制，但仍在很多平台中使用

由 judy 提交于周五, 3 十一月 2023 - 09:27

该项目通过一个示例演示了 HLS 中组合电路对设计的影响

由 judy 提交于周一, 30 十月 2023 - 15:10

如何在不更改任何 RTL 的情况下提高设计性能

由 judy 提交于周一, 3 七月 2023 - 09:40

使用高级综合HLS，开发 2D 中值滤波器算法 (HLS)

由 judy 提交于周三, 21 六月 2023 - 09:38

Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS