PCB设计

在设计多层PCB电路板之前，设计者需要首先根据电路的规模、电路板的尺寸和电磁兼容(EMC)的要求来确定所采用的电路板结构，也就是决定采用4层，6层，还是更多层数的电路板。确定层数之后，再确定内电层的放置位置以及如何在这些层上分布不同的信号。这就是多层PCB层叠结构的选择问题。层叠结构是影响PCB板EMC性能的一个重要因素，也是抑制电磁干扰的一个重要手段。下文为设计建议，供大家参考使用。

1、PCB叠层方式推荐为Foil叠法

2、尽可能减少PP片和CORE型号及种类在同一层叠中的使用(每层介质不超过3张PP叠层)

3、两层之间PP介质厚度不要超过21MIL(厚的PP介质加工困难，一般会增加一个芯板导致实际叠层数量的增加从而额外增加加工成本)

4、PCB外层(Top、Bottom层)一般选用0.5OZ厚度铜箔、内层一般选用1OZ厚度铜箔

说明：一般根据电流大小和走线粗细决定铜箔厚度，如电源板一般使用2-3OZ铜箔，普通信号板一般选择1OZ的铜箔，走线较细的情况还可能会使用1/3QZ铜箔以提高良品率;同时避免在内层使用两面铜箔厚度不一致的芯板。

5、PCB板布线层和平面层的分布，要求从PCB板层叠的中心线上下对称(包括层数，离中心线距离，布线层铜厚等参数)

对于电子设备来说，工作时都会产生一定的热量，从而使设备内部温度迅速上升，如果不及时将该热量散发出去，设备就会持续的升温，器件就会因过热而失效，电子设备的可靠性能就会下降。因此，对电路板进行很好的散热处理是非常重要的。

<center><img src="http://mouser.eetrend.com/files/2019-01/wen_zhang_/100017161-57579-b1.j…; alt=“” width="600"></center>

1 、加散热铜箔和采用大面积电源地铜箔。

印制电路板（PCB）布线在高速电路中具有关键的作用，但它往往是电路设计过程的最后几个步骤之一。高速PCB布线有很多方面的问题，关于这个题目已有人撰写了大量的文献。本文主要从实践的角度来探讨高速电路的布线问题。主要目的在于帮助新用户当设计高速电路PCB布线时对需要考虑的多种不同问题引起注意。另一个目的是为已经有一段时间没接触PCB布线的客户提供一种复习资料。由于版面有限，本文不可能详细地论述所有的问题，但是我们将讨论对提高电路性能、缩短设计时间、节省修改时间具有最大成效的关键部分。

虽然这里主要针对与高速运算放大器有关的电路，但是这里所讨论的问题和方法对用于大多数其它高速模拟电路的布线是普遍适用的。当运算放大器工作在很高的射频（RF）频段时，电路的性能很大程度上取决于PCB布线。“图纸”上看起来很好的高性能电路设计，如果由于布线时粗心马虎受到影响，最后只能得到普通的性能。在整个布线过程中预先考虑并注意重要的细节会有助于确保预期的电路性能。

<strong>原理图</strong>

印刷电路板 (PCB) 是电子产品的躯体，最终产品的性能、寿命和可靠性依赖于其所构成的电气系统。如果设计得当，具有高质量电路的产品将具有较低的现场故障率和现场退货率。因此，产品的生产成本将更低，利润更高。为了按时生产高质量的 PCB 板，同时不增加设计时间且不产生代价高昂的返工，必须尽早在设计流程中发现设计和电路完整性问题。

为了把产品快速可靠地推向市场，利用设计工具实现设计流程自动化就显得十分必要，但如何才能确保设计获得成功呢?为了最大程度地提高设计效率和产品质量，应当关注哪些细节?设计工具显然应该直观易用且足够强大，以便克服复杂的设计挑战，但还有哪些事项值得注意?

<strong>第一步：不要停留于基本原理图输入</strong>

原理图输入对于生成设计的逻辑连接而言至关重要，其必须准确无误、简单易用且与布局集成为一体才能确保设计成功。

简单地输入原理图并将其传送到布局还不够。为了创建符合预期的高质量设计，需要确保使用最佳元件，并且可以执行仿真分析，从而保证设计在交付制造时不会出问题。

<strong>1、阻抗匹配</strong>

阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。根据接入方式阻抗匹配有串行和并行两种方式；根据信号源频率阻抗匹配可分为低频和高频两种。

（1）高频信号一般使用串行阻抗匹配。串行电阻的阻值为20~75Ω，阻值大小与信号频率成正比，与PCB走线宽度和长度成反比。在嵌入式系统中，一般频率大于 20M的信号PCB走线长度大于5cm时都要加串行匹配电阻，例如系统中的时钟信号、数据和地址总线信号等。串行匹配电阻的作用有两个：

◆ 减少高频噪声以及边沿过冲。如果一个信号的边沿非常陡峭，则含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲。串联电阻与信号线的分布电容以及负载输入电容等形成一个RC电路，这样就会降低信号边沿的陡峭程度。

◆ 减少高频反射以及自激振荡。当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射，造成自激振荡。PCB板内走线的低频信号直接连通即可，一般不需要加串行匹配电阻。

随着它们承载的器件的复杂性提高，PCB设计也变得越来越复杂。相当长一段时间以来，电路设计工程师一直相安无事地独立进行自己的设计，然后将完成的电路图设计转给PCB设计工程师，PCB设计工程师独立完整自己的工作后，将Gerber文件再转给PCB制造厂。电路设计工程师、PCB设计工程师和PCB制造厂的工作都是相互隔离的，少有沟通。

随着采用大型BGA封装的可编程器件的应用不断普及，以及高密度互连(HDI)、时序关键的差分对信令的广泛应用，现在再采用这样一种相互隔离的PCB设计方式将带来灾难性后果,而并行开发流程允许多个开发过程同步进行，有助于确保设计成功，避免延误、额外开销以及返工。本文总结了并行PCB设计各个阶段的关键准则。

PCB设计的第一步是在概念阶段。这时，电路设计工程师应该与PCB设计工程师一起进行技术评估。这个评估应考虑这么一些问题：

1. 采用哪些器件？
2. 器件选用哪种封装？管脚数多少？管脚配置怎样？
3. 基于成本和性能的权衡，采用几层PCB？
4. 时钟频率和信令速度等参数的目标值是什么？

此外，设计工程师还应考虑总线架构、是采用并行还是串行连接等因素，以及阻抗匹配策略。阻抗不匹配时会出现反射、振铃及其它不期望的干扰。