Verilog

这篇文章将讨论 verilog 中两个最常用的结构----if语句和case语句。

在本文中，我们将简要探讨不同类型的滤波器，然后学习如何实现移动平均滤波器并使用 CIC 架构对其进行优化。

在FPGA的群里，经常会有人讨论以后Verilog会如何发展？HLS和DLS谁会胜出？用Python来写更快还是现在用的相对多一些的Chisel和SpinalHDL？

前面两篇文章详细介绍了DFT和FFT，今天介绍一下使用Verilog实现8点FFT。

本文介绍emacs中调用verible lint来检查verilog语法方法。

 `timescale指令我相信大家应该都不陌生，或多或少都见过，可能绝大部分人都能运用，但其实这个常用指令用起来还是有一些需要注意的

Verilog语法+:和-:主要用于位选择，可以让代码更简洁。

很多时候，Verilog中表达式的位宽都是被隐式确定的，即使你自己设计了位宽，它也是根据规则先确定位宽后，再扩展到你的设计位宽

今天，我们一起来探讨三态门的基本原理、在Verilog中的实现方式。