博客

在英语中，我们经常使用“comparing apples to apples”来表示我们在类似事物之间进行公平比较。另一方面，如果用“comparing apples to oranges”，那么我们的意思相反。

<center><img src="http://mouser.eetrend.com/files/2018-07/博客/100012441-44289-w1.jpg&quot; alt=“” width="600"></center>

在这篇文章中，我将回顾一个经验法则，该法则可用于估算RMS周期间抖动，前提是你知道RMS周期抖动。我首先在实验室中观察了这个经验法则，并随后了解了更多。

<center><img src="http://mouser.eetrend.com/files/2018-07/博客/100012422-44133-x1.jpg&quot; alt=“” width="600"></center>

<strong>该经验法则是什么？</strong>

<strong>PCB布局设计中格点的设置技巧</strong>

设计在不同阶段需要进行不同的各点设置，在布局阶段可以采用大格点进行器件布局；

对于IC、非定位接插件等大器件，可以选用50~100mil的格点精度进行布局，而对于电阻电容和电感等无源小器件，可采用25mil的格点进行布局。大格点的精度有利于器件的对齐和布局的美观。

<strong>PCB布局规则：</strong>

1、在通常情况下，所有的元件均应布置在电路板的同一面上，只有顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴片IC等放在低层。

在PCB设计中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。　　

来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。

在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。以下是一些常见的防范措施。

<strong>最常见的是以下两种 </strong>

① 超过变量128后必须使用compact模式编译，实际的情况是只要内存占用量不超过 256.0 就可以用 small 模式编译

② 128以上的某些地址为特殊寄存器使用，不能给程序用.与 PC 机不同，51 单片机不使用线性编址，特殊寄存器与 RAM 使用重复的重复的地址。但访问时采用不同的指令，所以并不会占用 RAM 空间。

③是否把一些固定的代码存贮到了CODE区。如果把没变化的数据也存储到DATA去，就太浪费了！

由于内存比较小，一般要进行内存优化，尽量提高内存的使用效率。

布线篇在前面基本都讲完了，接下来我们讲讲后期处理篇~ 到了后期篇，再进行一些工作，整个PCB的工作就结束了，想想还是很兴奋的~

首先检查GND网络，是否都有加回流孔接地，具体操作按住CTRL 单击地网络，然后按{进行网络高亮，看一下有没有哪里没加，加一下。

【铺铜篇】加完以后就要开始铺铜（顶层和底层都要铺的）了，对于最后一个网络进行连接，第一步在Keepout层选中板框，如下：

AD始终是AD，你学不学知识点都在那里，会了就是会了，不会就是不会，它依旧是它。

不要追求全部都搞明白了记住了，再去动手实战，在你去学习新知识的时候，学过的知识会慢慢淡化，随着时间的过去，等你走到终点时，已经忘记了这一路如何走来。不如学一点用一点会一点，剩下的交给时间。

有些东西不是深奥，只是缺乏理论*实践*时间。如果你综合这三点去做，他始终只是个软件，有终点的。

在设计多层PCB电路板之前，设计者需要首先根据电路的规模、电路板的尺寸和电磁兼容（EMC）的要求来确定所采用的电路板结构，也就是决定采用4层，6层，还是更多层数的电路板。确定层数之后，再确定内电层的放置位置以及如何在这些层上分布不同的信号。这就是多层PCB层叠结构的选择问题。层叠结构是影响PCB板EMC性能的一个重要因素，也是抑制电磁干扰的一个重要手段。本节将介绍多层PCB板层叠结构的相关内容。

<strong>11.1.1 层数的选择和叠加原则</strong>

确定多层PCB板的层叠结构需要考虑较多的因素。从布线方面来说，层数越多越利于布线，但是制板成本和难度也会随之增加。对于生产厂家来说，层叠结构对称与否是PCB板制造时需要关注的焦点，所以层数的选择需要考虑各方面的需求，以达到最佳的平衡。

1.首先说明一下本人这次使用的STM32芯片是STM32F103RB，使用的资源是片内的USART1。

<strong>2.下面是我的电路连接图：</strong>
<center><img src="http://mouser.eetrend.com/files/2018-06/%E5%8D%9A%E5%AE%A2/100012119-43…; alt=“” width="600"></center>

多层PCB通常用于高速、高性能的系统，其中一些层用于电源或地参考平面，这些平面通常是没有分割的实体平面。无论这些层做什么用途，电压为多少，它们将作为与之相邻的信号走线的电流返回路径。构造一个好的低阻抗的电流返回路径最重要的就是合理规划这些参考平面的设计。图1所示为一种典型多层PCB叠层配置。
　　
信号层大部分位于这些金属实体参考平面层之间，构成对称带状线或是非对称带状线。此外，板子的上、下两个表面(顶层和底层)，主要用于放置元件的焊盘，其上也有一些信号走线，但不能太长，以减少来自走线的直接辐射。

下面从直角走线、差分走线、蛇形线三个方面来阐述PCB LAYOUT的走线。

<strong>一、直角走线(三个方面)</strong>

直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间;二是阻抗不连续会造成信号的反射;三是直角尖端产生的EMI，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。

<strong>二、差分走线(“等长、等距、参考平面”)</strong>

在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？

<strong> 一、下面的一些系统要特别注意抗电磁干扰：</strong>

1、微控制器时钟频率特别高，总线周期特别快的系统。

2、系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。

3、含微弱模拟信号电路以及高精度A/D变换电路的系统。

<strong>二、为增加系统的抗电磁干扰能力采取如下措施：</strong>

(1)、选用频率低的微控制器

<strong>1、磁性材料</strong>

所有做高频电力电子系统及开关电源的工程师都离不开电感、变压器或电机等感性元件。感性元件内部具有磁芯，磁芯由磁性材料加工而成，感性元件高频开关工作过程中，磁性材料反复磁化。磁化过程中，磁滞回线就是表征磁感应强度B与磁场强度H之间的关系的曲线，如图1所示。

闭环增益G=A/(1+FA)。其中A为开环增益，F为反馈系数，AF为环路增益

<center><img src="http://mouser.eetrend.com/files/2018-05/博客/100011762-41672-f1.jpg&quot; alt=“”></center>

A(开环增益)=Xo/Xi

F(反馈系数)=Xf/Xo

<strong>运放震荡自激的原因：</strong>

<strong>1、常用于电源去耦的元件组合 </strong>

（1）不同容值的电容组合：

小容值的电容可以滤除电源线上的高频噪声，使电源更加干净，并且负责提供负载的高频电流需求。

大电容同样起到蓄流的作用，响应负载的低频电流需求，滤除电源线上的低频波动。

理论上，对于任意固定频率，容值越大的电容阻抗越小。但由于电容本身也有寄生电感，而且往往容值越大寄生电感越大，在高频处，电容最终都会显现出感性，阻抗随频率的升高而升高。小电容的转折点（下图中的阻抗曲线的最低点）频率值较之大电容更大。所以大电容对高频电流的响应特性没有小电容好。

下图是不同容值电容的阻抗随频率变化的曲线。但是大电容可以响应频率相对较低，电流需求大的电流变化。

浅谈电源去耦系列第一篇，希望从定性的角度谈谈自己对电源去耦的理解。希望大家支持，不足之处也请各位多多指正。

<strong>浅谈电源去耦——电源去耦的原因</strong>

<strong>1、理想的电源： </strong>

“理想的电源”的电压是稳定不变的，没有任何噪声的，输出功率是不受限制的，并且响应速度是无限快的。即无论负载的消耗的电流如何变化、以怎样的速度变化，电源的电压都应该是一个稳定不变的值。不会受到负载的任何影响，也完全符合的负载的供电需求，不会影响负载的正常工作。

<strong>2、实际电路常用电源器件的简单介绍： </strong>

电子电路中经常使用的实际电源器件由两种：

一张电路图通常有几十乃至几百个，它们的连线纵横交叉，形式变化多端，初学者往往不知道该从什么地方开始，怎样才能读懂它。其实电子电路本身有很强的规律性，不管多复杂的电路，经过分析可以发现，它是由少数几个单元电路组成的。好象孩子们玩的积木，虽然只有十 来种或二三十种块块，可是在孩子们手中却可以搭成几十乃至几百种平面图形或立体模型。同样道理，再复杂的电路，经过分析就可发现，它也是由少数几个单元电路组成的。因此初学者只要先熟悉常用的基本单元电路，再学会分析和分解电路的本领，看懂一般的电路图应该是不难的。

按单元电路的功能可以把它们分成若干类，每一类又有好多种，全部单元电路大概总有几百种。下面我们选最常用的基本单元电路来介绍。让我们从电源电路开始。

<strong>一、电源电路的功能和组成</strong>

能够把微弱的信号放大的电路叫做放大电路或放大器。例如助听器里的关键部件就是一个放大器。

<strong>放大电路的用途和组成</strong>

放大器有交流放大器和直流放大器。交流放大器又可按频率分为低频、中源和高频；接输出信号强弱分成电压放大、功率放大等。此外还有用集成运算放大器和特殊 晶体管作器件的放大器。它是电子电路中最复杂多变的电路。但初学者经常遇到的也只是少数几种较为典型的放大电路。

<strong>振荡电路的用途和振荡条件</strong>

不需要外加信号就能自动地把直流电能转换成具有一定振幅和一定频率的交流信号的电路就称为振荡电路或振荡器。这种现象也叫做自激振荡。或者说，能够产生交流信号的电路就叫做振荡电路。

一个振荡器必须包括三部分：放大器、正反馈电路和选频网络。放大器能对振荡器输入端所加的输入信号予以放大使输出信号保持恒定的数值。正反馈电路保证向振荡器输入端提供的反馈信号是相位相同的，只有这样才能使振荡维持下去。选频网络则只允许某个特定频率 f 0 能通过，使振荡器产生单一频率的输出。

我们在电源滤波电路上可以看到各种各样的电容，100uF，10uF，100nF，10nF不同的容值，那么这些参数是如何确定的?

数字电路要运行稳定可靠，电源一定要”干净“，并且能量补充一定要及时，也就是滤波去耦一定要好。什么是滤波去耦，简单的说就是在芯片不需要电流的时候存储能量，在你需要电流的时候我又能及时的补充能量。不要跟我说这个职责不是DCDC、LDO的吗，对，在低频的时候它们可以搞定，但高速的数字系统就不一样了。