博客
我们经常在教科书或者原厂的PCB Design Guide里看到一些关于高频高速信号的设计原则，其中就包括在PCB电路板的边缘不要走高速信号线，而对于板载PCB天线的设计来说，又建议天线要尽量靠近板边放置。尼玛，这是什么科学道理？这里老wu结合自己的一些浅薄认知，跟大家探讨一下高频高速信号线在PCB的板边时会发生什么情况，以下内容谨代表老wu的个人观点，不保证正确性，请大家自行甄别，O(∩_∩)O~
我们在初中阶段就已经知道，用右手在导线上撸一撸的安培右手定则告诉我们，导线中电流沿着拇指的方向传播，则导线上会产生对应的磁场，磁场的方向与右手手指握拳的方向一致，而导体中的带电电荷会产生电场，电场和磁场为一对好基友，统称为电磁场。
<strong>4. 模拟和数字信号的布线</strong>
理想情况下,模拟和数字信号将位于电路板的对立 侧上,但这种情况一般不会发生。许多设计都要求 模拟和数字信号位于同一个区域内。遗憾的是,在 一个区域内同时运行较高阻抗的模拟信号和数字信 号可能引起意外串扰,该串扰给模拟信号带来过大 噪声。
<strong>串扰是什么?</strong>
串扰指的是没有直接相连时,一个信号对另一个信 号产生影响的现象。具有快速上升和下降时间的数 字信号对高阻抗的模拟信号路径产生影响是最常见 的串扰现象。数字信号同样受串扰的影响。高速数 字信号容易影响到其他数字信号。各信号之间的串 扰类型为:传导、容性或者感性。在所有情况下, 通过加大各信号之间的距离并缩短它们之间并行的 长度,可以减少信号串扰。
<strong>1. 简介</strong>
要想了解在使用分辨率等于或高于 12 位 ADC 时可能发生的问题,需要确定 ADC 能够处理多小的电压值。电压范围为 2 V 的 8 位 ADC 能够检测最小电压值为 2 V/256 = 0.008 V,即 8 mV 左右。尽管 8 mV 看上去比较小,让我们把这个值和更高分辨率的 ADC 进行比较,表 1 显示了对具有输入范围为±1 V 和分辨率为 8 到 20 位的各 ADC 进行的比较。
中、高功率的电源电路经常使用有源功率因素校正PFC电路，提高电路的功率因素，减小谐波。PFC的高压功率MOSFET的开通和关断的状态，不但影响系统和效率，而且影响系统的EMI，和EMI相关的一个最重要的参数就是MOSFET开通和关断dV/dt。
MOSFET开通和关断dV/dt主要受驱动电路、PCB布局、外部的栅极电阻以及MOSFET本身的参数如内部栅极电阻和寄生电容、引线电感等因素的影响。
当上面的这些条件都确定时，设计过PFC的工程师会发现下面的一个问题：当输入电压改变的时候，开通的过程中，不同的输入电压对于dV/dt、di/dt的影响不大；关断过程中，不同的输入电压，dV/dt、di/dt并不相同，输入的交流电压越低，dV/dt、di/dt越高，这是什么原因？
一个单片机应用系统的硬件电路设计包含两部分内容：一是系统扩展，即单片机内部的功能单元，如ROM、RAM、I/O、定时器/计数器、中断系统等不能满足应用系统的要求时，必须在片外进行扩展，选择适当的芯片，设计相应的电路。二是系统的配置，即按照系统功能要求配置外围设备，如键盘、显示器、打印机、A/D、D/A转换器等，要设计合适的接口电路。
<strong>系统的扩展和配置应遵循以下原则：</strong>
1、尽可能选择典型电路，并符合单片机常规用法。为硬件系统的标准化、模块化打下良好的基础。
2、系统扩展与外围设备的配置水平应充分满足应用系统的功能要求，并留有适当余地，以便进行二次开发。
对应MCU（STM32F103XX）、WiFi（AP6212、AP6XXX）或USB HUB(FE1.1S、GL850G)一般需外部提供时钟信号，需要外挂一颗晶振，常有客户问到，如何结合晶振的负载电容计算外匹配电容容值以及在晶振振荡电路设计时需注意哪些事项，所以小编对此做一个归纳总结，如有不正确之处，欢迎指正。
</strong>（1）晶振负载电容定义</strong>
晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容，是晶振要正常震荡所需要的电容。如果从石英晶体插脚两端向振荡电路方向看进去的全部有效电容为该振荡电路加给石英晶体的负载电容。石英晶体的负载电容的定义如下式：
按照传输线理论，当负载与输出不匹配时，信号的传输为非理想行波状态（驻波或反射），会出现波形失真或衰减。阻抗匹配则传输功率大，对于一个电源来讲，当它的内阻等于负载时，输出功率最大，此时阻抗匹配。最大功率传输定理，如果是高频的话，就是无反射波。对于普通的宽频放大器，输出阻抗50Q，功率传输电路中需要考虑阻抗匹配，可是如果信号波长远远大于电缆长度，即电缆长度可以忽略的话，就无须考惠阻抗匹配了。
阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这表明所有能量都被负载吸收了；反之则在传输中有能量损失。
在本辑的“秒懂时钟”文章中，我想继续上期关于时钟相位噪声测量中杂散的讨论。上次我们说道，时钟相位噪声图中的杂散信号是离散频率分量。杂散通常很少且幅度较低，但通常不受欢迎，因为它们会影响时钟的总抖动。
然而，杂散也可以用于时序设备的评估和表征。我们可以使用配置为低电平调制的实验室信号源将直接或间接的频率分量作为输入激励应用于时钟设备或系统。然后用频谱分析仪或相位噪声分析仪测量得到的输出时钟杂散。
在这篇文章中，我将简要回顾一下适合的信号调制选项。接下来我将讨论一些值得注意的测量。最后，我将给出选择示例的结果，抖动传输。欢迎观看完整文章。
<strong>调制选择，既不是所有杂散都是相等的</strong>
作为一个电源方面的工程师、技术人员，相信大家对 MOSFET 都不会陌生。在电源论坛中，关于MOSFET 的帖子也应有尽有：MOSFET 结构特点/工作原理、MOSFET 驱动技术、MOSFET 选型、MOSFET 损耗计算等，论坛高手、大侠们都发表过各种牛贴，我也不敢在这些方面再多说些什么了。
工程师们要选用某个型号的 MOSFET，首先要看的就是规格书/datasheet，拿到 MOSFET 的规格书/datasheet 时，我们要怎么去理解那十几页到几十页的内容呢？
本帖的目的就是为了和大家分享一下我对 MOSFET 规格书/datasheet 的理解和一些观点，有什么错误、不当的地方请大家指出，也希望大家分享一下自己的一些看法，大家一起学习。
PS: 1. 后续内容中规格书/datasheet 统一称为 datasheet
快充QC的基本电源结构采用反激Flyback+副边（次级）同步整流SSR，对于反激变换器，根据反馈取样的的方式，可以分为：原边（初级）调节和副边（次级）调节；根据PWM控制器所在的位置，可以分为：原边（初级）控制和副边（次级）控制。
<strong>1、原边（初级）调节和副边（次级）调节</strong>
输出电压的稳定需要反馈环节，将其变化的信息送给PWM主控制器，从而对输入电压、输出负载的变化实现调节。根据反馈取样方式的不同，可分为原边（初级）调节和副边（次级）调节，如图1和图2所示。
手机功能的增加对PCB板的设计要求更高,伴随着一轮蓝牙设备、蜂窝电话和3G时代来临,使得工程师越来越关注RF电路的设计技巧。射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种“黑色艺术”，但这个观点只有部分正确，RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然，有许多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波，所以这些对手机的EMC、EMI影响都很大，下面就对手机PCB板的在设计RF布局时必须满足的条件加以总结：
<strong>1、尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来。</strong>
<strong><font color="#FF0000">作者：Jim Harrison, Lincoln Technology Communications特邀作者</font> </strong>
每个人，特别是每个设计工程师，现在都越来越重视安全性。我们甚至都没有意识到，每人每天要在手机上输入20次6位数的密码(或指纹)，以及输入其他各种app密码20次。您正在设计的新装置或设备实际上也需要访问保护。
如果我正在设计主要的工业控制系统，会希望增加访问控制以及记录谁更改了设备上的哪些设置的功能，测试设备、自动售货机、消费类可穿戴设备、区域访问等也是如此，并且它们很容易实现。
我们预想中的完整 PCB 通常都是规整的矩形形状。虽然大多数设计确实是矩形的，但是很多设计都需要不规则形状的电路板，而这类形状往往不太容易设计。本文介绍了如何设计不规则形状的 PCB。
如今，PCB 的尺寸在不断缩小，而电路板中的功能也越来越多，再加上时钟速度的提高，设计也就变得愈加复杂了。那么，让我们来看看该如何处理形状更为复杂的电路板。
如图 1 所示，简单 PCI 电路板外形可以很容易地在大多数 EDA Layout 工具中进行创建。
MCU中的特殊功能寄存器SFR，实际上就是SRAM地址已经确定的SRAM单元，在C语言环境下对其访问归纳起来有3种方法。
<strong>1.对C编译器进行语法扩充</strong>
对C编译器进行语法扩充。例如MCS51系列单片机的C-51语法中扩充了sfr关键字，举例如下：
<center>sfr P0 = 0x80;</center>
这样操作0x80单元直接写P0即可。
<strong><font color="#FF0000">作者：TI 工程师 Vental Mao</font> </strong>
一直以来，设计中的电磁干扰（EMI）问题十分令人头疼，尤其是在汽车领域。为了尽可能的减小电磁干扰，设计人员通常会在设计原理图和绘制布局时，通过降低高di / dt的环路面积以及开关转换速率来减小噪声源。
但是，有时无论布局和原理图的设计多么谨慎，仍然无法将传导EMI降低到所需的水平。这是因为噪声不仅取决于电路寄生参数，还与电流强度有关。另外，开关打开和关闭的动作会产生不连续的电流，这些不连续电流会在输入电容上产生电压纹波，从而增加EMI。
<strong><font color="#FF0000">作者：Hao Wang 深圳模拟工程师</font> </strong>
<strong>PSRR是什么</strong>
PSRR（Power supply rejection ratio）又称电源抑制比，是衡量电路对于输入电源中纹波抑制大小的重要参数，表示为输出纹波和输入纹波的对数比，单位为分贝（dB）[1]，其计算公式为:
<strong><font color="#FF0000">作者：许超（张工子弟社学员）</font> </strong>
文章通过我个人的理解来一步步来解析PSR反激开关电源同步整流是到底是怎样实现的，希望对大家有一定的帮助，如有表达不准确之处欢迎指正！
大家都知道同步整流相比功率二极管整流损耗小，效率高，相同功率下电源尺寸可以更小。同步整流的驱动方式有电压型驱动和电流型驱动两种。按照SR门级驱动电压的来源，又分为自驱动和外驱动。
本章要介绍的是在充电器领域内常见的电压型其驱动的同步整流 ，知识点包含以下几个小节，结合芯片内部结构力求全面讲细讲清楚以及设计过程中遇到的一些坑，不过还不知道何为PSR架构的童鞋可以先自行了解一下，本章先不展开来讲了
<strong><font color="#FF0000">作者：Perry Tsao, Maxim Integrated移动方案事业部执行总监</font> </strong>
假冒电池组看起来与正品几乎一模一样，通常更便宜。但许多假冒电池缺少安全部件或保护装置，而这些才是正品电池的品质证明。例如，正品锂离子电池组通常使用具有安全防护措施的原电池，防止过冲、过放、过流的保护电路，以及隔离过流的保护装置。
